应用于双环路时钟数据恢复电路中的VCO频带切换电路及其环路切换方法技术

应用于双环路时钟数据恢复电路中的VCO频带切换电路及其环路切换方法，涉及微电子芯片设计领域。它是为了解决时钟数据恢复电路的环路切换电路复杂的问题。本发明专利技术应用于双环路时钟数据恢复电路中的VCO频带切换电路，两个时钟计数器分别用于对参考时钟和VCO输出时钟计数，结果比较电路用于根据两个时钟计数器获得的计数值调整频带计数器输出的频带控制字和D触发器输出的环路选择信号，结果比较电路的复位信号输出端连接二输入或门的一个信号输入端，频带计数器的复位信号输入端、二输入或门的另一个输入端和D触发器的复位信号输入端同时采集外部输入的复位信号。本发明专利技术适用于实现双环路时钟数据恢复电路中的VCO的频带切换及环路切换。

【技术实现步骤摘要】
应用于双环路时钟数据恢复电路中的VCO频带切换电路及其环路切换方法
本专利技术属于微电子芯片设计领域。
技术介绍
时钟数据恢复电路在数据通讯等领域中得到了广泛的应用。时钟数据恢复电路主要分为基于PLL结构的时钟数据恢复电路和基于PI结构的时钟数据恢复电路，其中基于PLL结构的时钟数据恢复电路又可以分为单环路和双环路。双环路的时钟数据恢复电路包括锁频环路和锁相环路，其中锁频环路包括鉴频鉴相器、电荷泵、低通滤波器、VCO(压控振荡器)及其频带切换电路和二选一电路，锁相环路包括VCO及其频带切换电路、BBPD、电荷泵、低通滤波器和二选一电路，此外双环路还需要锁定检测电路实现环路的切换，其电路结构非常复杂。
技术实现思路
本专利技术是为了解决时钟数据恢复电路的环路切换电路非常复杂的问题，现提供应用于双环路时钟数据恢复电路中的VCO频带切换电路及其环路切换方法。应用于双环路时钟数据恢复电路中的VCO频带切换电路，包括：两个时钟计数器、结果比较电路、频带计数器、二输入或门和D触发器；两个时钟计数器分别用于对参考时钟和VCO输出时钟计数，结果比较电路用于根据两个时钟计数器获得的计数值调整频带计数器输出的频带控制字和D触发器输出的环路选择信号，当参考时钟的计数值大于VCO输出时钟的计数值且结果比较电路输出时钟到来时，结果比较电路控制频带计数器输出的频带控制字增加，当参考时钟的计数值小于VCO输出时钟的计数值且结果比较电路输出时钟到来时，结果比较电路控制频带计数器输出的频带控制字减小，当参考时钟的计数值等于VCO输出时钟的计数值且结果比较电路输出时钟到来时，结果比较电路控制D触发器输出锁相环路选择信号，结果比较电路的复位信号输出端连接二输入或门的一个信号输入端，频带计数器的复位信号输入端、二输入或门的另一个输入端和D触发器的复位信号输入端同时采集外部输入的复位信号。应用于双环路时钟数据恢复电路中的VCO频带切换电路的环路切换方法，包括锁频锁相切换方法和锁相锁频切换方法，锁频锁相切换方法是在锁频环路工作状态下进行的，所述方法包括以下步骤：步骤一：利用两个时钟计数器1分别对参考时钟和VCO输出时钟计数，步骤二：利用结果比较电路2对两个时钟计数器1获得的计数值进行比较，当参考时钟的计数值大于VCO输出时钟的计数值且结果比较电路2输出时钟到来时，结果比较电路2控制频带计数器3输出的频带控制字增加，然后返回步骤一，当参考时钟的计数值小于VCO输出时钟的计数值且结果比较电路2输出时钟到来时，结果比较电路2控制频带计数器3输出的频带控制字减小，然后返回步骤一，当参考时钟的计数值等于VCO输出时钟的计数值且结果比较电路2输出时钟到来时，D触发器5输出控制信号将锁频环路切换为锁相环路，完成锁频锁相切换；锁相锁频切换方法是在锁相环路工作状态下进行的，所述方法包括以下步骤：步骤一：利用两个时钟计数器1分别对参考时钟和VCO输出时钟计数，步骤二：利用结果比较电路2对两个时钟计数器1获得的计数值进行比较，当参考时钟的计数值等于VCO输出时钟的计数值且结果比较电路2输出时钟到来时，频带计数器3输出的频带控制字及D触发器5输出控制信号保持不变，然后返回步骤一，当参考时钟的计数值小于或大于VCO输出时钟的计数值且结果比较电路2输出时钟到来时，D触发器5输出控制信号将锁相环路切换为锁频环路，完成锁相锁频切换。为了降低现有时钟数据恢复电路的环路切换电路的复杂程度，本申请由VCO的频带切换电路实现环路切换的功能，这样便省去了锁定检测电路，而且本专利技术在VCO的频带锁定后便实现环路切换，而与VCO的控制电压无关，因此鉴频鉴相器和电荷泵也可以省去，只在锁相环路中调整VCO的控制电压。本专利技术的锁频环路只包含VCO及其频带切换电路和二选一电路，可以在生成VCO的频带控制字的同时生成环路切换信号，兼具锁定检测电路的功能，可以省去锁定检测电路，有效的降低了电路复杂程度。同时，频带切换电路通过计数器对2个时钟计数，通过计数值比较2个时钟的频率，进而对频带进行调整。本专利技术将多位数的比较简化为了1位数，进一步降低电路的复杂程度。附图说明图1为具体实施方式一所述的VCO频带切换电路的结构示意图；图2为具体实施方式二所述的结果比较电路的结构示意图；图3为本专利技术所述的VCO频带切换电路应用于双环路时钟数据恢复电路的示意图；图4是频带切换电路的仿真结果曲线图。具体实施方式具体实施方式一：参照图1具体说明本实施方式，本实施方式所述的应用于双环路时钟数据恢复电路中的VCO频带切换电路，包括：两个时钟计数器1、结果比较电路2、频带计数器3、二输入或门4和D触发器5；两个时钟计数器1分别用于对参考时钟clk_ref和VCO输出时钟clk计数，输出的计数值分别记做A[0:n-1]和B[0:n-1]，其中n为时钟计数器1的位数，结果比较电路2用于根据两个时钟计数器1获得的计数值调整频带计数器3输出的频带控制字和D触发器5输出的环路选择信号，具体的：结果比较电路2的up信号输出端连接频带计数器3的up信号输入端，结果比较电路2的down信号输出端连接频带计数器3的down信号输入端，结果比较电路2的equal信号输出端连接D触发器5的D输入端，结果比较电路2的clk_band时钟信号输出端同时连接频带计数器3的时钟信号输入端和D触发器5的时钟输入端，结果比较电路2的rst_comp复位信号输出端连接二输入或门4的一个信号输入端，up信号输出端、down信号输出端和equal信号输出端统称为结果比较电路2的比较结果信号输出端，当参考时钟clk_ref的计数值大于VCO输出时钟clk的计数值且clk_band时钟到来时，up信号输出端输出“1”，频带计数器3输出的频带控制字s[0:m-1]增加，其中m为频带计数器的位数，当参考时钟clk_ref的计数值小于VCO输出时钟clk的计数值且clk_band时钟到来时，down信号输出端输出“1”，频带计数器3输出的频带控制字s[0:m-1]减小，当参考时钟clk_ref的计数值等于VCO输出时钟clk的计数值且clk_band时钟到来时，D触发器5输出lock信号为“1”，lockn信号为“0”，即：D触发器5输出锁相环路选择信号，将锁频环路切换为锁相环路，上述clk_band时钟为结果比较电路2输出时钟，频带计数器3的rst复位信号输入端、二输入或门4的另一个输入端和D触发器5的rst复位信号输入端同时采集rst复位信号，频带计数器3采集到rst复位信号时，对其输出的频带控制字复位，二输入或门4将其采集的rst复位信号与结果比较电路2输出的rst_comp复位信号进行“或”操作，输出的rst_counter复位信号用于对两个时钟计数器1进行复位，D触发器5采集到rst复位信号时，D触发器5复位并输出lock信号为“0”，lockn信号为“1”，锁相环路切换为锁频环路，rst复位信号为外部输入的复位信号，外部输入的复位信号直接控制整个电路的复位。实际操作中，如图3所示，频带计数器3的频带控制字输出端与VCO的频带控制字输入端连接，实现多频带VCO的频带调节，D触发器5的lock信号输出端和lockn信号输出端分别与二选一电路的正向控制端和反向控制端连接，本文档来自技高网...

【技术保护点】
应用于双环路时钟数据恢复电路中的VCO频带切换电路，其特征在于，包括：两个时钟计数器(1)、结果比较电路(2)、频带计数器(3)、二输入或门(4)和D触发器(5)；两个时钟计数器(1)分别用于对参考时钟和VCO输出时钟计数，结果比较电路(2)用于根据两个时钟计数器(1)获得的计数值调整频带计数器(3)输出的频带控制字和D触发器(5)输出的环路选择信号，当参考时钟的计数值大于VCO输出时钟的计数值且结果比较电路(2)输出时钟到来时，结果比较电路(2)控制频带计数器(3)输出的频带控制字增加，当参考时钟的计数值小于VCO输出时钟的计数值且结果比较电路(2)输出时钟到来时，结果比较电路(2)控制频带计数器(3)输出的频带控制字减小，当参考时钟的计数值等于VCO输出时钟的计数值且结果比较电路(2)输出时钟到来时，结果比较电路(2)控制D触发器(5)输出锁相环路选择信号，结果比较电路(2)的复位信号输出端连接二输入或门(4)的一个信号输入端，频带计数器(3)的复位信号输入端、二输入或门(4)的另一个输入端和D触发器(5)的复位信号输入端同时采集外部输入的复位信号。

【技术特征摘要】
1.应用于双环路时钟数据恢复电路中的VCO频带切换电路，其特征在于，包括：两个时钟计数器(1)、结果比较电路(2)、频带计数器(3)、二输入或门(4)和D触发器(5)；两个时钟计数器(1)分别用于对参考时钟和VCO输出时钟计数，结果比较电路(2)用于根据两个时钟计数器(1)获得的计数值调整频带计数器(3)输出的频带控制字和D触发器(5)输出的环路选择信号，当参考时钟的计数值大于VCO输出时钟的计数值且结果比较电路(2)输出时钟到来时，结果比较电路(2)控制频带计数器(3)输出的频带控制字增加，当参考时钟的计数值小于VCO输出时钟的计数值且结果比较电路(2)输出时钟到来时，结果比较电路(2)控制频带计数器(3)输出的频带控制字减小，当参考时钟的计数值等于VCO输出时钟的计数值且结果比较电路(2)输出时钟到来时，结果比较电路(2)控制D触发器(5)输出锁相环路选择信号，结果比较电路(2)的复位信号输出端连接二输入或门(4)的一个信号输入端，频带计数器(3)的复位信号输入端、二输入或门(4)的另一个输入端和D触发器(5)的复位信号输入端同时采集外部输入的复位信号。2.根据权利要求1所述的应用于双环路时钟数据恢复电路中的VCO频带切换电路，其特征在于，结果比较电路(2)包括：2个n-1输入或门(21)、2个子D触发器(22)、比较器(23)、采样信号及复位信号生成电路(24)和反相器延时链(25)；2个n-1输入或门(21)分别用于采集两个时钟计数器(1)的n-1位计数值，2个n-1输入或门(21)的输出端分别连接2个子D触发器(22)的D输入端，比较器(23)用于采集2个子D触发器(22)的输出信号，采样信号及复位信号生成电路(24)用于采集2个n-1输入或门(21)的输出信号和两个时钟计数器(1)最高位计数值，采样信号及复位信号生成电路(24)的采样信号输出端同时连接2个子D触发器(22)的时钟输入端，采样信号及复位信号生成电路(24)的复位信号输出端连接反相器延时链(25)的信号输入端并作为结果比较电路(2)的复位信号输出端，比较器(23)的三个输出端同时作为结果比较电路(2)的比较结果信号输出端，反相器延时链(25)的时钟信号输出端作为结果比较电路(2)的时钟信号输出端。3.根据权利要求2所述的应用于双环路时钟数据恢复电路中的VCO频带切换电路，其特征在于，采样信号及复位信号生成电路(24)包括一号与门(241)、二号与门(242)和与非门(243)，与非门(243)的两个输入端分别连接2个n-1输入或...

【专利技术属性】
技术研发人员：王进祥，韩维佳，王永生，付方发，
申请(专利权)人：哈尔滨工业大学，
类型：发明
国别省市：黑龙江,23