混和信号电路系统模拟方法及电子装置制造方法及图纸

本发明专利技术公开了一种混和信号电路系统模拟方法及电子装置，其中该方法包含:检测一电路系统中所包含的多个暂存器的位置以及一时钟信号，其中该电路系统为一混和信号电路系统；对耦接于任意两个暂存器之间的一电路区块执行一时序分析转换操作以得到一转换后电路系统；以及对该转换后电路系统执行一静态时序分析操作；其中当该电路区块可转换为一组合电路区块时，该时序分析转换操作包含:将该电路区块转换为该组合电路区块，其中该组合电路区块为逻辑门层次。本发明专利技术的混和信号电路系统模拟方法对电路系统中多个暂存器之间的电路区块进行时序分析转换操作，使得模拟结果更加准确。

【技术实现步骤摘要】
混和信号电路系统模拟方法及电子装置
本专利技术涉及一种模拟方法，特别涉及一种混和信号电路系统模拟方法以及相关电子装置。
技术介绍
静态时序分析(StaticTimingAnalysis,STA)是一种在电子工程中对数字电路的时序进行计算、预计的工作流程，其在电路时序快速、准确的测量中扮演了重要角色，是近几十年来相关设计领域中的主要技术方法，而时下已经有成熟的数字电路时序引擎可针对数字电路的标准元件直接进行静态时序分析。然而，对于具有数字电路区块如暂存器或触发器等等的模拟电路系统(即，混和信号电路系统)，却没有一套可直接进行静态时序分析的分析工具。现有技术中，要对混和信号电路系统进行时序分析，会直接模拟整个电路系统，并且针对暂存器或触发器直接给予输入值，再观察系统是否具有静态时序分析违例(violation)，然而此作法将耗费大量时间；亦或者，现有技术中撷取混和信号电路系统中的两个暂存器之间的电路路径，并对此电路路径进行模拟分析，但是此做法却无法考量到其余路径上的负载或其他会造成影响的电路效应，也无法考量到先进工艺中的电性飘移效应，模拟结果不尽准确。
技术实现思路
本专利技术的目的之一在于提出一种针对混和信号电路系统的模拟方法及相关电子装置以解决上述问题。根据本专利技术一实施例，公开一种混和信号(mixed-signal)电路系统模拟方法，其中该方法包含:检测一电路系统中所包含的多个暂存器的位置以及一时钟信号，其中该电路系统为一混和信号电路系统；对耦接于任意两个相邻暂存器之间的一电路区块执行一时序分析转换操作以得到一转换后电路系统；以及对该转换后电路系统执行一静态时序分析(StaticTimingAnalysis,STA)操作；其中当该电路区块能转换为一组合电路(combinationalcircuit)区块时，该时序分析转换操作包含:将该电路区块转换为该组合电路区块，其中该组合电路区块为逻辑门层次(gatelevel)。根据本专利技术一实施例，公开一种电子装置，其中该电子装置包含:一处理器；以及一储存装置，储存一程序码，其中当该处理器载入并执行该程序码时，会执行以下操作：检测一电路系统中所包含的多个暂存器的位置以及一时钟信号，其中该电路系统为一混和信号电路系统；对耦接于任意两个相邻暂存器之间的一电路区块执行一时序分析转换操作以得到一转换后电路系统；以及对该转换后电路系统执行一静态时序分析(StaticTimingAnalysis,STA)操作；其中当该电路区块能转换为一组合电路(combinationalcircuit)区块时，该时序分析转换操作包含:将该电路区块转换为该组合电路区块，其中该组合电路区块为逻辑门层次(gatelevel)。本专利技术的混和信号电路系统模拟方法对电路系统中多个暂存器之间的电路区块进行时序分析转换操作，使得模拟结果更加准确。附图说明图1是根据本专利技术一实施例的对一混和信号电路系统应用一模拟方法的一模拟装置示意图。图2是根据本专利技术一实施例的一混和信号电路系统的示意图。图3是根据本专利技术一实施例的应用模拟方法所得到的一转换后电路系统的示意图。图4是根据本专利技术一实施例的混和信号电路系统模拟方法的流程图。图5是根据本专利技术一实施例的电子装置的示意图。附图标记说明：100模拟装置110检测模块120转换模块130分析模块101、200电路系统201-204、301、302、304电路区块CK时钟信号400-410步骤500电子装置501处理器502储存装置PROG程序码具体实施方式在说明书及权利要求当中使用了某些词汇来指称特定的元件。所属领域中技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及权利要求并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书及权利要求当中所提及的「包含」是为一开放式的用语，故应解释成「包含但不限定于」。此外，「耦接」一词在此是包含任何直接及间接的电气连接手段，因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可直接电气连接于该第二装置，或者通过其他装置或连接手段间接地电气连接至该第二装置。图1是根据本专利技术一实施例的对一电路系统101应用一模拟方法的一模拟装置100示意图，其中，电路系统101为一混和信号(Mixed-signal)电路系统。如图1所示，模拟装置100包含一检测模块110、一转换模块120以及一分析模块130，其中检测模块110是用以检测混和信号电路系统101中所包含的多个暂存器R1至Rn以及时钟信号CK的位置，在一实施例中，检测模块110可利用查找混和信号电路系统101的网表(netlist)的方式查找检测混和信号电路系统101中所包含的多个暂存器R1至Rn以及时钟信号CK的位置；转换模块120是用以对混和信号电路系统101中耦接于任意两个暂存器(如R1与R2之间或R1与Rn之间)的所有电路区块执行一时序分析转换操作以得到一转换后电路系统；分析模块130是用以对该转换后电路系统执行一静态时序分析(StaticTimingAnalysis,STA)，在一实施例中，分析模块130可利用一数字电路时序分析工具直接对转换后电路系统执行静态时序分析。图2是根据本专利技术一实施例的一混和信号电路系统200的示意图，如图2所示，混和信号电路系统200包含一时钟信号CK、暂存器R1及R2，以及电路区块201、202、203及204，需注意的是，混和信号电路系统200并不限定其所包含的暂存器数量，亦即，混和信号电路系统200可包含一个或多个暂存器R1-Rn，图2中的暂存器R1与R2仅为范例说明，另外，混和信号电路系统200并不限定其所包含的电路区块数量，亦即，混和信号电路系统200可包含一个或多个电路区块，且图2中的电路区块201-204同样仅为范例说明。混和信号电路系统200中的电路区块201-204为晶体管层次(transistorlevel)的模拟电路，举例来说，电路区块201-204可为一放大器、多工器等，而电路区块201-204的实际电路架构与功能并非本专利技术的一限制。在进行本专利技术所提出的混和信号电路系统模拟方法时，图1所示的模拟装置100所包含的检测模块110检测混和信号电路系统200中的暂存器R1与R2以及时钟信号CK的位置，实作上，检测模块110可通过查找混和信号电路系统200的网表找出暂存器R1与R2以及时钟信号CK的位置；接着，转换模块120先检测耦接于暂存器R1与R2之间的电路区块201-204是否可直接转换为一逻辑门层次(gatelevel)的组合电路(combinationalcircuit)并对电路区块201-204执行一时序分析转换操作，举例来说，系统可通过对电路区块201输入逻辑值0或1，观察电路区块201的输出结果来判定电路区块是否具有可转换的逻辑门层次电路函数，例如根据输出结果，电路区块201可转换为缓冲器、反相器、与门、或门或负载等等效电路，若是转换模块120检测电路区块可以转换为一逻辑门层次的组合电路，则此时所执行的该时序分析转换操作则直接将电路区块转换为相对应的组合电路；若转换模块120检测电路区块无法转换为任一逻辑门层次的组合电路，该时序分析转换操作则包含由一使用本文档来自技高网...

【技术保护点】
一种混和信号电路系统模拟方法，包含:检测一电路系统中所包含的多个暂存器的位置以及一时钟信号，其中该电路系统为一混和信号电路系统；对耦接于任意两个相邻暂存器之间的一电路区块执行一时序分析转换操作以得到一转换后电路系统；以及对该转换后电路系统执行一静态时序分析操作；其中当该电路区块能转换为一组合电路区块时，该时序分析转换操作包含:将该电路区块转换为该组合电路区块，其中该组合电路区块为逻辑门层次。

【技术特征摘要】
1.一种混和信号电路系统模拟方法，包含:检测一电路系统中所包含的多个暂存器的位置以及一时钟信号，其中该电路系统为一混和信号电路系统；对耦接于任意两个相邻暂存器之间的一电路区块执行一时序分析转换操作以得到一转换后电路系统；以及对该转换后电路系统执行一静态时序分析操作；其中当该电路区块能转换为一组合电路区块时，该时序分析转换操作包含:将该电路区块转换为该组合电路区块，其中该组合电路区块为逻辑门层次。2.如权利要求1所述的混合信号电路系统模拟方法，其中当该电路区块不能转换为该组合电路区块时，该时序分析转换操作包含:通过一使用者输入设定该电路区块的一时序值。3.如权利要求1所述的混合信号电路系统模拟方法，其中该电路区块为一晶体管层次。4.如权利要求1所述的混合信号电路系统模拟方法，其中该组合电路区块至少包含一缓冲器。5.如权利要求1所述的混合信号电路系统模拟方法，其中该组合电路区块至少包含一反相器。6.如权利要求1所述的混...

【专利技术属性】
技术研发人员：陈英杰，余美俪，王鼎雄，罗幼岚，高淑怡，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：中国台湾,71