功率晶体管的具有可变条带宽度的稀释漂移层制造技术
A dilute drift layer with variable strip width for a power transistor
In the described example, a multi finger lateral high voltage MFLHVT transistor (100) comprises a substrate (105), which is doped with the first dopant type; wells (102), which is doped with the second dopant type; and the buried layer (132), BDL drift which is doped with a first type, contains strip part BDL dilution dilution of DBDL (132a). The second type of semiconductor surface (138) is doped on the BDL. The dielectric isolation area (162) has the first action area defined in the first gap area (the first deep trench) and the gap between the second acting regions in the second gap area (second deep trench). The drain electrode contains the drain fingers in the second deep trench which are intersecting with the source fingers in the first deep trench, and the source fingers and the drain fingers are respectively doped into second dopant types. DBDL is located in the fingertip drift area associated with the drain finger tip and / or the source point between the first deep groove and the second deep trench. The gate is stacked on the surface of the semiconductor between the source and the drain. The strip has a strip width that increases monotonically at its corresponding position with the drift length.
【技术实现步骤摘要】
【国外来华专利技术】功率晶体管的具有可变条带宽度的稀释漂移层
本专利技术涉及具有稀释漂移层的横向高电压金属氧化物半导体(MOS)功率晶体管，包含LDMOS及DEMOS晶体管。
技术介绍
现代数字超大规模集成(VLSI)电路通常以大约2.5伏特或低于2.5伏特的供应电压操作。然而，特定集成电路(IC)需要以更高电压操作的额外芯片上电路。实例性电路是具有各种芯片外系统组件的输入/输出(IO)接口电路，例如功率管理开关、调节传感器信号的模拟输入电路或者用于扬声器或其它致动器的输出模拟驱动功能。此问题的一种解决方案是使用多个不同栅极氧化物厚度且在同一IC芯片上构建低电压晶体管及高电压晶体管两者。此方法增加过程复杂度及成本。替代解决方案是使用在(n型装置的)漏极与栅极之间具有轻掺杂n型间隙以使得能够使用更高漏极到源极电压的横向不对称源极及漏极MOS晶体管，例如横向扩散金属氧化物半导体(LDMOS)或漏极延伸MOS(DEMOS)，其具有能够以更高电压(与常规对称MOS晶体管相比较)操作的漏极结构。在LDMOS晶体管中，轻掺杂横向扩散漏极区构造于重掺杂漏极触点与晶体管沟道区之间。如LDMOS名称所暗示，横向电流形成于漏极与源极之间。耗尽区在此轻掺杂横向扩散区中形成，从而产生漏极触点与晶体管栅极之间的电压降。在进行恰当设计的情况下，在漏极触点与栅极电介质之间可具有足以允许针对高电压使用低栅极电压晶体管作为开关的电压降。一些横向功率晶体管包含为经减小表面电场区的“RESURF”区。出于此专利申请案的目的，术语“RESURF”是指减小邻近表面半导体区中的电场的材料。举例来说，RESURF区可为具...
【技术保护点】
一种多指横向高电压晶体管MFLHVT，其包括：在被掺杂成第一掺杂剂类型的衬底上包含以下各项的堆叠：井，其被掺杂成第二掺杂剂类型；埋入漂移层BDL，其被掺杂成所述第一掺杂剂类型、具有包含多个稀释条带的稀释BDL部分DBDL；半导体表面，其在所述BDL上被掺杂成所述第二掺杂剂类型；电介质隔离区，其至少部分地在所述半导体表面中、具有界定在第一电介质间隙区(第一深沟)中的第一作用区域及在第二电介质间隙区(第二深沟)中的第二作用区域的间隙；漏极，其包含在所述第二深沟中具有漏极指尖的多个漏极指，所述漏极与源极互相交叉，所述源极包含在所述第一深沟中具有源极指尖的多个源极指，所述漏极指及所述源极指各自被掺杂成所述第二掺杂剂类型；指尖漂移区FDR，其在所述第一深沟与所述第二深沟之间与所述漏极指尖(漏极FDR)及所述源极指尖(源极FDR)中的至少一者相关联，其内有所述DBDL；在所述半导体表面中的上部电流沟道及在所述井中的下部电流沟道，所述上部电流沟道及所述下部电流沟道两者均在所述源极与所述漏极之间；及至少第一栅极堆叠，其在所述半导体表面上位于所述源极与所述漏极之间；其中所述多个稀释条带具有在其相应位置处...
【技术特征摘要】
【国外来华专利技术】2015.03.27 US 14/671,5721.一种多指横向高电压晶体管MFLHVT，其包括：在被掺杂成第一掺杂剂类型的衬底上包含以下各项的堆叠：井，其被掺杂成第二掺杂剂类型；埋入漂移层BDL，其被掺杂成所述第一掺杂剂类型、具有包含多个稀释条带的稀释BDL部分DBDL；半导体表面，其在所述BDL上被掺杂成所述第二掺杂剂类型；电介质隔离区，其至少部分地在所述半导体表面中、具有界定在第一电介质间隙区(第一深沟)中的第一作用区域及在第二电介质间隙区(第二深沟)中的第二作用区域的间隙；漏极，其包含在所述第二深沟中具有漏极指尖的多个漏极指，所述漏极与源极互相交叉，所述源极包含在所述第一深沟中具有源极指尖的多个源极指，所述漏极指及所述源极指各自被掺杂成所述第二掺杂剂类型；指尖漂移区FDR，其在所述第一深沟与所述第二深沟之间与所述漏极指尖(漏极FDR)及所述源极指尖(源极FDR)中的至少一者相关联，其内有所述DBDL；在所述半导体表面中的上部电流沟道及在所述井中的下部电流沟道，所述上部电流沟道及所述下部电流沟道两者均在所述源极与所述漏极之间；及至少第一栅极堆叠，其在所述半导体表面上位于所述源极与所述漏极之间；其中所述多个稀释条带具有在其相应位置处随漂移长度单调地增加的相应条带宽度。2.根据权利要求1所述的MFLHVT，其中所述源极FDR的所述相应条带宽度随相对于所述源极FDR与线性漂移区的边界的角度θ的增加单调地增加，从而在90度下具有最大宽度，且其中所述漏极FDR的所述相应条带宽度随相对于所述漏极FDR与线性漂移区的边界的角度θ的增加单调地减小，从而在90度下具有最小宽度。3.根据权利要求1所述的MFLHVT，其中所述FDR包含所述源极FDR及所述漏极FDR。4.根据权利要求1所述的MFLHVT，其进一步包括在所述半导体表面中被掺杂成所述第一掺杂剂类型的顶部表面层。5.根据权利要求1所述的MFLHVT，其中所述第一栅极堆叠包含分裂栅极，所述分裂栅极包含第一栅极堆叠及横向于所述第一栅极堆叠的第二栅极堆叠。6.根据权利要求1所述的MFLHVT，其中所述MFLHVT包含漏极延伸MOSDEMOS晶体管。7.根据权利要求1所述的MFLHVT，其中所述MFLHVT包含横向扩散MOSLDMOS晶体管。8.根据权利要求1所述的MFLHVT，其中所述衬底包含硅且所述第一栅极堆叠的栅极电极包含多晶硅。9.一种集成电路IC，其包括：衬底，其被掺杂成第一掺杂剂类型；多指横向高电压晶体管MFLHVT，其包含：在所述衬底上包含以下各项的堆叠：井，其被掺杂成第二掺杂剂类型；埋入漂移层BDL，其被掺杂成所述第一掺杂剂类型、具有包含多个稀释条带的稀释BDL部分DBDL；半导体表面，其在所述BDL上被掺杂成所述第二掺杂剂类型；电介质隔离区，其至少部分地在所述半导体表面中、具有界定在第一电介质间隙区(第一深沟)中的第一作用区域及在第二电介质间隙区(第二深沟)中的第二作用区域的间隙；漏极，其包含在所述第二深沟中具有漏极指尖的多个漏极指，所述漏极与源极互相交叉，所述源极包含在所述第一深沟中具有源极指尖的多个源极指，所...
【专利技术属性】
技术研发人员：张永熙，萨米尔·P·佩恩达尔卡尔，斯科特·G·巴尔斯特，
申请(专利权)人：德州仪器公司，
类型：发明
国别省市：美国,US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。