具有双层电介质结构的封装制造技术

本公开的一些实施例描述一种具有双层电介质结构的多层封装以及相关联的技术和配置。在一个实施例中，集成电路（IC）封装组件包含与金属层耦合的电介质结构，其中该电介质结构包含第一电介质层和第二电介质层，其中第一电介质层具有小于第二电介质层的厚度的厚度以及大于第二层的介电损耗角正切的介电损耗角正切。可以描述和/或要求保护其他实施例。

Encapsulation with double layer dielectric structure

Some embodiments of the present disclosure describe a multilayer encapsulation with a double dielectric structure and the associated technology and configuration. In one embodiment, the integrated circuit (IC) package includes a dielectric structure coupled with the metal layer, wherein the dielectric structure includes a first dielectric layer and a second dielectric layer, wherein the first dielectric layer with a dielectric layer thickness is less than second of the thickness of the dielectric loss and dielectric loss tangent to second layers tangent. Other embodiments can be described and / or required to be protected.

【技术实现步骤摘要】
【国外来华专利技术】具有双层电介质结构的封装
本公开的实施例一般涉及用于集成电路（IC）组件的材料的领域，并且更具体地涉及多层封装。
技术介绍
为了对使用高频传输的集成电路维持信号完整性，一些集成电路使用具有低介电损耗的电子衬底电介质材料。然而，低介电损耗材料趋向于更加抗拒通孔的激光钻孔和残留物或碎片的除污。解决这些问题的先前方法通常需要新的装置投资或大大降低衬底处理吞吐量。附图说明结合附图，通过以下详细描述将容易理解实施例。为了便于本描述，相同的参考标号指定相同的结构元件。作为示例而不是作为限制，在附图的各图中图示实施例。图1示意性地图示根据一些实施例的示例集成电路（IC）组件的横截面侧视图。图2示意性地图示根据一些实施例的电介质膜结构的横截面侧视图。图3示意性地图示根据一些实施例的与管芯耦合的多层封装组件的横截面侧视图。图4示意性地图示根据一些实施例的多层封装组件在制作的各种阶段期间的横截面侧视图。图5示意性地图示根据一些实施例的用于制作多层封装组件的方法的流程图。图6示意性地图示根据一些实施例的用于制作电介质膜结构的同时涂覆系统。图7示意性地图示根据一些实施例的用于制作电介质膜结构的串列式涂覆系统。图8示意性地图示根据一些实施例的用于制作电介质膜结构的层压系统。图9示意性地图示根据一些实施例的包含具有如本文所描述的双层电介质结构的多层封装组件的计算装置。具体实施方式本公开的一些实施例描述了具有双层电介质结构的多层封装和相关联的技术和配置。在以下描述中，将使用本领域技术人员通常使用的术语来描述说明性实现方式的各种方面，以将他们工作的实质传达给本领域其他技术人员。然而，对于本领域技术人员将明显的是，可以仅利用所描述的方面中的一些来实践本公开的实施例。为了解释的目的，阐述了具体的数目、材料和配置，以便提供对说明性实现方式的透彻理解。然而，对于本领域技术人员将明显的是，可以在没有具体细节的情况下实践本公开的实施例。在其他情况下，省略或简化公知的特征，以便不使说明性实现方式模糊不清。在以下详细描述中，参考形成本文中的一部分的附图，其中相同的标号始终指定相同的部分，并且其中作为说明示出了其中可以实践本公开的主题的实施例。要理解的是，在不脱离本公开的范围的情况下，可以利用其他实施例并且可以做出结构的或逻辑的改变。出于本公开的目的，短语“A和/或B”意指（A）、（B）或（A和B）。出于本公开的目的，短语“A、B和/或C”意指（A）、（B）、（C）、（A和B）、（A和C）、（B和C）或（A、B和C）。描述可以使用诸如顶部/底部、在…中/在…外、在…之上/在…之下等的基于视角的描述。这样的描述仅用于便于讨论，并且不旨在将本文中描述的实施例的应用限制为任何特定取向。描述可以使用短语“在一个实施例中”或“在实施例中”或“在一些实施例中”，其可以均指的是相同或不同实施例中的一个或多个。此外，如关于本公开的实施例而使用的术语“包括”、“包含”、“具有”等是同义的。本文中可以使用术语“与…耦合”及其衍生词。“耦合”可以意指以下中的一个或多个。“耦合”可以意指两个或更多元件处于直接的物理接触或电接触。然而，“耦合”也可以意指两个或更多个元件彼此间接地接触，但是却仍然彼此协作或相互作用，并且可以意指一个或多个其他的元件耦合或连接在被说成彼此耦合的元件之间。图1示意性地图示根据一些实施例的示例集成电路（IC）组件100的横截面侧视图。在一些实施例中，IC组件100可以包含与封装组件121（有时称为“封装衬底”）电耦合和/或物理耦合的一个或多个管芯（以下称为“管芯102”）。在一些实施例中，封装组件121可以与电路板122电耦合。管芯102可以表示使用与形成互补金属氧化物半导体（CMOS）器件结合使用的半导体制作技术诸如薄膜沉积、光刻、蚀刻等由半导体材料（例如，硅）制成的分立产品。在一些实施例中，管芯102可以包含或者是射频（RF）管芯的一部分。在其他实施例中，管芯可以包含或者是处理器、存储器、片上系统（SoC）或ASIC的一部分。在一些实施例中，可以在管芯102和封装组件121之间设置底填充材料108（有时称为“密封剂”），以促进管芯102和封装组件121的粘附和/或保护管芯102和封装组件121的特征。底填充材料108可以由电绝缘材料构成，并且可以密封管芯102和/或管芯级互连结构106的至少一部分。在一些实施例中，底填充材料108可以与管芯级互连结构106直接接触。管芯102可以根据各种各样合适的配置而附接到封装组件121，包含例如在倒装芯片配置中与封装组件121直接耦合，如所描绘的那样。在倒装芯片配置中，包含有源电路系统的管芯102的有源侧S1使用管芯级互连结构106诸如凸块、柱或其他合适的也可以将管芯102与封装组件121电耦合的结构而附接到封装组件121的表面。管芯102的有源侧S1可以包含晶体管器件，并且无源侧S2可以设置成与有源侧S1相对。管芯102通常可以包含半导体衬底102a、一个或多个器件层（以下称为“器件层102b”）和一个或多个互连层（以下称为“互连层102c”）。在一些实施例中，半导体衬底102a可以基本上由诸如例如硅的体半导体材料构成。器件层102b可以表示在其中在半导体衬底102a上形成诸如晶体管器件的有源器件的区。例如，器件层102b可以包含诸如晶体管器件的沟道本体和/或源极/漏极区的结构。互连层102c可以包含互连结构，该互连结构被配置为将电信号路由到器件层102b中的有源器件或从器件层102b中的有源器件对电信号进行路由。例如，互连层102c可以包含沟槽和/或通孔以提供电路由和/或接触。在一些实施例中，管芯级互连结构106可以被配置为在管芯102和其他电器件之间对电信号进行路由。电信号可以包含例如结合管芯102的操作使用的输入/输出（I/O）信号和/或电源/地信号。在一些实施例中，封装组件121可以包含具有用于无线通信的集成部件的多层封装组件。无线通信可以包含例如便携式装置和/或无线显示器之间的短距离无线数据传送或对等装置之间的高速无线通信。在一些实施例中，封装组件121可以包含一个或多个双层电介质结构123。例如，在一些实施例中，封装组件121可以是包含如结合图2-9描述的一个或多个双层电介质结构的多层封装组件。封装组件121可以包含电路由特征（图1中未示出），诸如例如，被配置为将电信号路由到管芯102或者从管芯102对电信号进行路由的迹线、焊盘、贯穿孔、通孔或线路。例如，封装组件121可以被配置为在管芯102和集成在封装组件内的用于无线通信的部件之间、或者在管芯102与电路板122之间、或者在管芯102和与封装组件121耦合的另一电部件（例如，另一管芯、插入件、接口、用于无线通信的部件等）之间对电信号进行路由。电路板122可以是由诸如环氧树脂层压件的电绝缘材料构成的印刷电路板（PCB）。例如，电路板122可以包含由如下材料构成的电绝缘层：诸如聚四氟乙烯、酚醛棉纸材料诸如阻燃剂4（FR-4）、FR-1、棉纸、以及环氧树脂材料诸如CEM-1或CEM-3、或使用环氧树脂预浸渍材料层压在一起的玻璃织物材料。可以穿过电绝缘层形成互连结构（未示出）诸如迹线、沟槽或通孔以将管芯102的电信号路由通过电路板1本文档来自技高网...

【技术保护点】
一种集成电路（IC）封装组件，包括：与金属层耦合的电介质结构，其中所述电介质结构包含：第一电介质层，具有第一侧和与所述第一侧相对的第二侧，其中所述第一电介质层的第一侧和第二侧之间的距离限定第一厚度，并且其中所述第一电介质层具有第一介电损耗角正切；以及第二电介质层，具有第一侧和与所述第一侧相对的第二侧，其中所述第二电介质层的第一侧和第二侧之间的距离限定第二厚度，并且其中所述第二电介质层具有第二介电损耗角正切，其中所述第一电介质层的第一侧与所述第二电介质层的第二侧耦合，所述金属层与所述第一电介质层的第二侧耦合，所述第一介电损耗角正切大于所述第二介电损耗角正切，并且所述第一厚度小于所述第二厚度。

【技术特征摘要】
【国外来华专利技术】1.一种集成电路（IC）封装组件，包括：与金属层耦合的电介质结构，其中所述电介质结构包含：第一电介质层，具有第一侧和与所述第一侧相对的第二侧，其中所述第一电介质层的第一侧和第二侧之间的距离限定第一厚度，并且其中所述第一电介质层具有第一介电损耗角正切；以及第二电介质层，具有第一侧和与所述第一侧相对的第二侧，其中所述第二电介质层的第一侧和第二侧之间的距离限定第二厚度，并且其中所述第二电介质层具有第二介电损耗角正切，其中所述第一电介质层的第一侧与所述第二电介质层的第二侧耦合，所述金属层与所述第一电介质层的第二侧耦合，所述第一介电损耗角正切大于所述第二介电损耗角正切，并且所述第一厚度小于所述第二厚度。2.根据权利要求1所述的IC封装组件，其中所述第一厚度大于或等于1微米并且小于或等于5微米。3.根据权利要求1所述的IC封装组件，其中：所述第一电介质层由第一组分子形成，并且所述第二电介质层由第二组分子形成；并且所述第一组分子中的分子比所述第二组分子中的分子具有更大的电分子偶极矩。4.根据权利要求1至3中任一项所述的IC封装组件，其中对于在从大于或等于1千兆赫兹至小于或等于50千兆赫兹的范围内的操作，所述第一电介质层的介电损耗角正切大于0.005。5.根据权利要求1至3中任一项所述的IC封装组件，其中对于在从大于或等于1千兆赫兹至小于或等于50千兆赫兹的范围内的操作，所述第二电介质层的介电损耗角正切小于0.003。6.根据权利要求1至3中任一项所述的IC封装组件，还包括：通孔结构，延伸通过所述电介质结构的第一电介质层和第二电介质层。7.根据权利要求6所述的IC封装组件，其中所述金属层是第一金属层，所述IC封装组件还包括第二金属层，所述第二金属层的第一侧与所述第二电介质层的第一侧耦合。8.根据权利要求7所述的IC封装组件，其中所述电介质结构是第一电介质结构，所述IC封装组件还包括第二电介质结构，其中所述第二电介质结构包含：第一电介质层，具有第一侧和与所述第一侧相对的第二侧，其中所述第二电介质结构的第一电介质层的第一侧和第二侧之间的距离限定第一厚度，并且其中所述第二电介质结构的第一电介质层具有第一介电损耗角正切；以及第二电介质层，具有第一侧和与所述第一侧相对的第二侧，其中所述第二电介质结构的第二电介质层的第一侧和第二侧之间的距离限定第二厚度，并且其中所述第二电介质结构的第二电介质层具有第二介电损耗角正切，其中：所述第二电介质结构的第一电介质层的第一侧与所述第二电介质结构的第二电介质层的第二侧耦合；所述第二电介质结构的第一电介质层的第二侧与所述第二金属层的第二侧耦合；所述第二电介质结构的第一介电损耗角正切大于所述第二电介质结构的第二介电损耗角正切；以及所述第二电介质结构的第一厚度小于所述第二电介质结构的第二厚度。9.根据权利要求8所述的IC封装组件，其中：所述通孔结构是延伸通过所述第一电介质结构的第一电介质层和第二电介质层的第一通孔结构；以及所述IC封装组件还包括延伸通过所述第二电介质结构的第一电介质层和第二电介质层的第二通孔结构。10.根据权利要求9所述的IC封装组件，其中所述第一通孔结构与所述第二通孔结构电耦合。11.一种制作集成电路（IC）封装组件的方法，所述方法包括：提供包含具有第一侧和与所述第一侧相对的第二侧的第一电介质层的电介质结构，其中所述电介质结构包含第二电介质层，所述第二电介质层具有第一侧和与所述第一侧相对的第二侧；以及将金属层与所述第一电介质层的第二侧耦合，其中：所述第一电介质层的第一侧和第二侧之间的距离限定第一厚度；所述第一电介质层具有第一介电损耗角正切；所述第二电介质层的第一侧和第二侧之间的距离限定第二厚度；所述第二电介质层具有第二介电损耗角正切；所述第一电介质层的第一侧与所述第二电介质层的第二侧耦合；所述第一厚度小于所述第二...

【专利技术属性】
技术研发人员：周铮，MK罗伊，张崇，Ko李，AE舒克曼，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US