半导体装置封装制造方法及图纸

阅读:3 留言:0更新日期:2017-12-31 16:09
一种半导体装置封装包含第一导电基底、第一半导体裸片、电介质层、第一经图案化导电层以及第二经图案化导电层。所述第一导电基底界定第一腔。所述第一半导体裸片在所述第一腔的底部表面上。所述电介质层覆盖所述第一半导体裸片、所述第一导电基底的第一表面和第二表面且填充所述第一腔。所述第一经图案化导电层在所述电介质层的第一表面上。所述第二经图案化导电层在所述电介质层的第二表面上。

【技术实现步骤摘要】
半导体装置封装相关申请案的交叉参考本申请案主张2016年6月15日申请的第62/350,622号美国临时申请案的权益和优先权,所述美国临时申请案的内容以全文引用的方式并入本文中。
本专利技术涉及一种半导体装置封装及其制造方法。确切地说,本专利技术涉及包含改进的导电基底的半导体装置封装结构及其制造方法。
技术介绍
在其中一或多个半导体装置安置于引线框的裸片脚座中的一些嵌入式半导体装置封装中,将大量组件和/或输入/输出(I/O)(例如,导电线/通孔/迹线)集成到所述嵌入式半导体装置封装中且同时防止或缓解寄生电容可为挑战性的。
技术实现思路
在根据本专利技术的第一方面的一或多个实施例中,一种半导体装置封装包含第一导电基底、第一半导体裸片、电介质层、第一经图案化导电层、第二经图案化导电层、多个第一互连结构以及多个第二互连结构。所述第一导电基底具有第一表面以及与所述第一表面相对的第二表面。第一腔由所述第一导电基底界定且形成于所述第一导电基底的第一表面中。所述第一腔具有底部表面。所述第一半导体裸片安置于所述第一腔的底部表面上。所述电介质层安置于所述第一半导体裸片、所述第一导电基底的第一表面和第二表面上且填充所述第一腔。所述电介质层具有第一表面和与所述第一表面相对的第二表面。所述第一经图案化导电层安置于所述电介质层的第一表面上。所述第二经图案化导电层安置于所述电介质层的第二表面上。所述多个第一互连结构安置于所述电介质层中且电连接到所述第一半导体裸片和所述第一经图案化导电层。所述多个第二互连结构安置于所述电介质层中且电连接到所述第一导电基底的所述第二表面和所述第二经图案化导电层。在根据本专利技术的另一方面的一或多个实施例中,一种半导体装置封装包含导电基底、第一半导体裸片、第二半导体裸片、电介质层、第一经图案化导电层、多个第一互连结构以及多个第二互连结构。所述导电基底具有第一表面以及与所述第一表面相对的第二表面。所述导电基底界定形成于所述第一导电基底的第一表面中的腔。所述腔具有底部表面。所述第一半导体裸片安置于所述腔的底部表面上。所述第二半导体裸片安置于所述腔的底部表面上。所述电介质层安置于所述导电基底的第一表面、所述第一半导体裸片和所述第二半导体裸片上且填充所述腔。所述电介质层具有第一表面。所述第一经图案化导电层和第二经图案化导电层安置于所述电介质层的第一表面上。所述多个第一互连结构安置于所述电介质层中且电连接到所述第一半导体裸片和所述第一经图案化导电层。所述多个第二互连结构安置于所述电介质层中且电连接到所述第二半导体裸片和所述第二经图案化导电层。在根据本专利技术的另一方面的一或多个实施例中,一种半导体装置封装包含导电基底、第一半导体裸片、第一电介质层、第一经图案化导电层、第二半导体裸片、第二电介质层以及第二经图案化导电层。所述导电基底具有第一表面以及与所述第一表面相对的第二表面。所述导电基底界定形成于所述导电基底的第一表面中的腔。所述腔具有底部表面。所述第一半导体裸片安置于所述腔的底部表面上。所述第一电介质层安置于所述导电基底的第一表面和所述第一半导体裸片上。所述第一电介质层具有第一表面。所述第一经图案化导电层安置于所述第一电介质层上且电连接到所述第一半导体裸片。所述第二半导体裸片安置于所述第一经图案化导电层上。所述第二电介质层安置于所述第一经图案化导电层、所述第一电介质层的所述第一表面以及所述第二半导体裸片上。所述第二经图案化导电层安置于所述第二电介质层上且电连接到所述第二半导体裸片。附图说明图1是根据本专利技术的第一方面的半导体装置封装的一些实施例的横截面视图。图2A、图2B、图2C、图2D、图2E、图2F、图2G和图2H说明制造图1中描绘的半导体装置封装的方法的一些实施例。图3A、图3B、图3C、图3D、图3E、图3F、图3G、图3H、图3I和图3J说明制造图1中描绘的半导体装置封装的方法的一些实施例。图4A是根据本专利技术的第二方面的半导体装置封装的一些实施例的横截面视图。图4B说明图4A中描绘的半导体装置封装的一些实施例的俯视图。图5A、图5B、图5C、图5D、图5E、图5F、图5G、图5H和图5I说明制造图4A中描绘的半导体装置封装的方法的一些实施例。图6A是根据本专利技术的第三方面的半导体装置封装的一些实施例的横截面视图。图6B说明图6A中描绘的半导体装置封装的一些实施例的俯视图。图7A、图7B、图7C、图7D、图7E、图7F、图7G、图7H和图7I说明制造图6A中描绘的半导体装置封装的方法的一些实施例。图8是根据本专利技术的第四方面的半导体装置封装的一些实施例的横截面视图。图9A、图9B、图9C、图9D、图9E、图9F、图9G、图9H、图9I、图9J、图9K和图9L说明制造图8的半导体装置封装的方法的一些实施例。图10A、图10B、图10C、图10D、图10E、图10F、图10G、图10H、图10I、图10J、图10K、图10L和图10M说明根据第五方面的制造半导体装置封装的方法的一些实施例。图11A、图11B、图11C、图11D、图11E、图11F、图11G、图11H和图11I说明根据第六实施例的制造半导体装置封装的方法的一些实施例。图12A、图12B、图12C、图12D、图12E、图12F、图12G、图12H和图12I说明根据第七方面的制造半导体装置封装的方法的一些实施例。贯穿图式和具体实施方式使用共同参考数字以指示相同或类似元件。本专利技术的实施例将从结合附图进行的以下详细描述更显而易见。具体实施方式本专利技术中所描述的是用于提供具有减小的封装大小的装置的技术的实施例。举例来说,本专利技术描述包含改进的导电基底结构的半导体装置封装结构的实施例,所述改进的导电基底结构用于当一或多个半导体装置安置于引线框的裸片脚座中时缓解或消除寄生电容。除非另外规定,否则例如“上面”、“下面”、“向上”、“左侧”、“右侧”、“向下”、“顶部”、“底部”、“垂直”、“水平”、“侧部”、“高于”、“下部”、“上部”、“上方”、“下方”等空间描述是相对于图式中所示的取向指示的。应理解,本文中所使用的空间描述仅是出于说明的目的,且本文中所描述的结构的实际实施方案可以任何定向或方式在空间上布置,其限制条件为本专利技术的实施例的优点是不因此布置而有偏差。图1是根据本专利技术的第一方面的半导体装置封装1的一些实施例的横截面视图。半导体装置封装1包含衬底10、半导体裸片20、22、24和26、导电粘合剂层48、在至少一些实施例中可充当支撑层的保护层70(例如,电介质层)、绝缘层50和52、经图案化导电层80和82、互连结构801和821、连接元件90,以及导电连接件75。衬底10包含导电基底101和导电基底102。在一些实施例中,导电基底101和102可构成引线框或可为引线框的部分。导电基底101具有第一表面101u以及与第一表面101u相对的表面101b。导电基底102具有第一表面102u以及与第一表面102u相对的表面102b。导电基底101和102的材料可包含(例如)铜(Cu)或另一金属或金属合金或其它导电材料。在一些实施例中,导电基底101和102可构成裸片脚座或可为裸片脚座的部分。包含导电基底101和导电基底102的至少部分地大体上对称的结构的实施方案可实现半导体本文档来自技高网...
半导体装置封装

【技术保护点】
一种半导体装置封装,其包括:第一导电基底,其具有第一表面和与所述第一表面相对的第二表面,且在所述第一导电基底的所述第一表面中界定第一腔,所述第一腔具有底部表面;第一半导体裸片,其安置于所述第一腔的所述底部表面上;电介质层,其安置于所述第一半导体裸片、所述第一导电基底的所述第一表面和所述第二表面上且填充所述第一腔,其中所述电介质层具有第一表面和与所述第一表面相对的第二表面;第一经图案化导电层,其安置于所述电介质层的所述第一表面上;第二经图案化导电层,其安置于所述电介质层的所述第二表面上;多个第一互连结构,其安置于所述电介质层中且电连接到所述第一半导体裸片和所述第一经图案化导电层;以及多个第二互连结构,其安置于所述电介质层中且电连接到所述第一导电基底的所述第二表面和所述第二经图案化导电层。

【技术特征摘要】
2016.06.15 US 62/350,622;2017.06.13 US 15/621,9681.一种半导体装置封装,其包括:第一导电基底,其具有第一表面和与所述第一表面相对的第二表面,且在所述第一导电基底的所述第一表面中界定第一腔,所述第一腔具有底部表面;第一半导体裸片,其安置于所述第一腔的所述底部表面上;电介质层,其安置于所述第一半导体裸片、所述第一导电基底的所述第一表面和所述第二表面上且填充所述第一腔,其中所述电介质层具有第一表面和与所述第一表面相对的第二表面;第一经图案化导电层,其安置于所述电介质层的所述第一表面上;第二经图案化导电层,其安置于所述电介质层的所述第二表面上;多个第一互连结构,其安置于所述电介质层中且电连接到所述第一半导体裸片和所述第一经图案化导电层;以及多个第二互连结构,其安置于所述电介质层中且电连接到所述第一导电基底的所述第二表面和所述第二经图案化导电层。2.根据权利要求1所述的半导体装置封装,其进一步包括:第二导电基底,其具有第一表面和第二表面,所述第二导电基底的所述第一表面与所述第一导电基底的所述第一表面相对,第二腔界定于所述第二导电基底的所述第一表面中,所述第二导电基底的所述第二腔具有顶部表面;第二半导体裸片,其安置于所述第二腔的所述顶部表面上,所述电介质层囊封所述第二导电基底的所述第一表面和所述第二表面且囊封所述第二半导体裸片;其中所述第二导电基底的所述第二表面通过所述多个第一互连结构电连接到所述第一经图案化导电层,且所述第二半导体裸片通过所述多个第二互连结构电连接到所述第二经图案化导电层。3.根据权利要求2所述的半导体装置封装,其中所述第一裸片通过所述第一导电基底和所述第二互连结构电连接到所述第二裸片。4.根据权利要求2所述的半导体装置封装,其进一步包括:第四裸片,其安置于所述第二导电基底的所述第二表面上,其中所述第四裸片电连接到所述第一经图案化导电层。5.根据权利要求2所述的半导体装置封装,其中所述第一和第二导电基底中的至少一者界定至少一个弯曲结构。6.根据权利要求1所述的半导体装置封装,其进一步包括:第一焊料掩模,其安置于所述电介质层的所述第一表面上;以及第二焊料掩模,其安置于所述电介质层的所述第二表面上。7.根据权利要求1所述的半导体装置封装,其进一步包括:第三裸片,其安置于所述第一腔的所述底部表面上,其中所述第三裸片电连接到所述第二经图案化导电层。8.根据权利要求1所述的半导体装置封装,其进一步包括:连接元件,其安置于所述电介质层中,其中所述连接元件电连接到所述第一经图案化导电层和所述第二经图案化导电层中的至少一者。9.根据权利要求8所述的半导体装置封装,其中所述连接元件是金属组件或填充有导电材料的穿孔。10.一种半导体装置封装,其包括:导电基底,其具有第一表面和与所述第一表面相对的第二表面,且在所述第一导电基底的所述第一表面中...

【专利技术属性】
技术研发人员:凯·史提芬·艾斯格邱基综李彗华
申请(专利权)人:日月光半导体制造股份有限公司
类型:发明
编号:201710451949
国别省市:中国台湾,71

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1