【技术实现步骤摘要】
半导体装置封装相关申请案的交叉参考本申请案主张2016年6月15日申请的第62/350,622号美国临时申请案的权益和优先权,所述美国临时申请案的内容以全文引用的方式并入本文中。
本专利技术涉及一种半导体装置封装及其制造方法。确切地说,本专利技术涉及包含改进的导电基底的半导体装置封装结构及其制造方法。
技术介绍
在其中一或多个半导体装置安置于引线框的裸片脚座中的一些嵌入式半导体装置封装中,将大量组件和/或输入/输出(I/O)(例如,导电线/通孔/迹线)集成到所述嵌入式半导体装置封装中且同时防止或缓解寄生电容可为挑战性的。
技术实现思路
在根据本专利技术的第一方面的一或多个实施例中,一种半导体装置封装包含第一导电基底、第一半导体裸片、电介质层、第一经图案化导电层、第二经图案化导电层、多个第一互连结构以及多个第二互连结构。所述第一导电基底具有第一表面以及与所述第一表面相对的第二表面。第一腔由所述第一导电基底界定且形成于所述第一导电基底的第一表面中。所述第一腔具有底部表面。所述第一半导体裸片安置于所述第一腔的底部表面上。所述电介质层安置于所述第一半导体裸片、所述第一导电基底的第一表面和第二表面上且填充所述第一腔。所述电介质层具有第一表面和与所述第一表面相对的第二表面。所述第一经图案化导电层安置于所述电介质层的第一表面上。所述第二经图案化导电层安置于所述电介质层的第二表面上。所述多个第一互连结构安置于所述电介质层中且电连接到所述第一半导体裸片和所述第一经图案化导电层。所述多个第二互连结构安置于所述电介质层中且电连接到所述第一导电基底的所述第二表面和所述第二经图案化导电 ...
【技术保护点】
一种半导体装置封装,其包括:第一导电基底,其具有第一表面和与所述第一表面相对的第二表面,且在所述第一导电基底的所述第一表面中界定第一腔,所述第一腔具有底部表面;第一半导体裸片,其安置于所述第一腔的所述底部表面上;电介质层,其安置于所述第一半导体裸片、所述第一导电基底的所述第一表面和所述第二表面上且填充所述第一腔,其中所述电介质层具有第一表面和与所述第一表面相对的第二表面;第一经图案化导电层,其安置于所述电介质层的所述第一表面上;第二经图案化导电层,其安置于所述电介质层的所述第二表面上;多个第一互连结构,其安置于所述电介质层中且电连接到所述第一半导体裸片和所述第一经图案化导电层;以及多个第二互连结构,其安置于所述电介质层中且电连接到所述第一导电基底的所述第二表面和所述第二经图案化导电层。
【技术特征摘要】
2016.06.15 US 62/350,622;2017.06.13 US 15/621,9681.一种半导体装置封装,其包括:第一导电基底,其具有第一表面和与所述第一表面相对的第二表面,且在所述第一导电基底的所述第一表面中界定第一腔,所述第一腔具有底部表面;第一半导体裸片,其安置于所述第一腔的所述底部表面上;电介质层,其安置于所述第一半导体裸片、所述第一导电基底的所述第一表面和所述第二表面上且填充所述第一腔,其中所述电介质层具有第一表面和与所述第一表面相对的第二表面;第一经图案化导电层,其安置于所述电介质层的所述第一表面上;第二经图案化导电层,其安置于所述电介质层的所述第二表面上;多个第一互连结构,其安置于所述电介质层中且电连接到所述第一半导体裸片和所述第一经图案化导电层;以及多个第二互连结构,其安置于所述电介质层中且电连接到所述第一导电基底的所述第二表面和所述第二经图案化导电层。2.根据权利要求1所述的半导体装置封装,其进一步包括:第二导电基底,其具有第一表面和第二表面,所述第二导电基底的所述第一表面与所述第一导电基底的所述第一表面相对,第二腔界定于所述第二导电基底的所述第一表面中,所述第二导电基底的所述第二腔具有顶部表面;第二半导体裸片,其安置于所述第二腔的所述顶部表面上,所述电介质层囊封所述第二导电基底的所述第一表面和所述第二表面且囊封所述第二半导体裸片;其中所述第二导电基底的所述第二表面通过所述多个第一互连结构电连接到所述第一经图案化导电层,且所述第二半导体裸片通过所述多个第二互连结构电连接到所述第二经图案化导电层。3.根据权利要求2所述的半导体装置封装,其中所述第一裸片通过所述第一导电基底和所述第二互连结构电连接到所述第二裸片。4.根据权利要求2所述的半导体装置封装,其进一步包括:第四裸片,其安置于所述第二导电基底的所述第二表面上,其中所述第四裸片电连接到所述第一经图案化导电层。5.根据权利要求2所述的半导体装置封装,其中所述第一和第二导电基底中的至少一者界定至少一个弯曲结构。6.根据权利要求1所述的半导体装置封装,其进一步包括:第一焊料掩模,其安置于所述电介质层的所述第一表面上;以及第二焊料掩模,其安置于所述电介质层的所述第二表面上。7.根据权利要求1所述的半导体装置封装,其进一步包括:第三裸片,其安置于所述第一腔的所述底部表面上,其中所述第三裸片电连接到所述第二经图案化导电层。8.根据权利要求1所述的半导体装置封装,其进一步包括:连接元件,其安置于所述电介质层中,其中所述连接元件电连接到所述第一经图案化导电层和所述第二经图案化导电层中的至少一者。9.根据权利要求8所述的半导体装置封装,其中所述连接元件是金属组件或填充有导电材料的穿孔。10.一种半导体装置封装,其包括:导电基底,其具有第一表面和与所述第一表面相对的第二表面,且在所述第一导电基底的所述第一表面中...
【专利技术属性】
技术研发人员:凯·史提芬·艾斯格,邱基综,李彗华,
申请(专利权)人:日月光半导体制造股份有限公司,
类型:发明
国别省市:中国台湾,71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。