连续逼近暂存器模拟数字转换器及其模拟至数字信号转换方法技术

技术编号:16841584 阅读:33 留言:0更新日期:2017-12-20 00:18
一种连续逼近暂存器模拟数字转换器,包含:一比较器,用来依据一模拟信号产生一比较值;一连续逼近暂存器,耦接该比较器,包含N个记忆单元,各记忆单元储存一控制值,该N个控制值是与该比较值有关,N为大于2的整数;以及一热码编码数字模拟转换器,耦接该比较器及该连续逼近暂存器,用来产生该模拟信号,包含N个电容,该N个电容分别耦接该N个记忆单元,该N个电容的N个端电压分别受该N个控制值控制。

Continuous approximating analog to analog digital converter and its analog to digital signal conversion method

A successive approximation register analog to digital converter comprises a comparator, according to a simulation signal and generates a comparison value; a successive approximation register is coupled to the comparator, including N memory unit, the memory unit stores a control value, the N value is compared with the control value, N is greater than 2 the integer; and a hot code encoding digital analog converter coupled to the comparator and the successive approximation register is used to generate the analog signals, including N capacitance, the N capacitors are respectively coupled with the N memory unit, a N of the N capacitor voltage respectively by the N control value control.

【技术实现步骤摘要】
连续逼近暂存器模拟数字转换器及其模拟至数字信号转换方法
本专利技术涉及模拟数字转换器(analog-to-digitalconverter,ADC),尤其涉及连续逼近暂存器(successiveapproximationregister,SAR)ADC及其模拟至数字信号转换方法。
技术介绍
图1是现有SARADC的功能方法图。SARADC用来将模拟输入信号Vi转换成数字信号(由多个数字码B所组成)。SARADC主要包含数字模拟转换器(digital-to-analogconverter,DAC)110、比较器120及连续逼近暂存器130。在SARADC的某一次操作中,连续逼近暂存器130依据比较器120的比较结果,决定数字码B的其中一位元的值(1/0)。DAC110依据该次决定的位元值改变其内部电容的端电压(控制电容的其中一端耦接至地或参考信号Vref),使电容上的电荷重新分布,进而改变比较器120的反相输入端及非反相输入端的电平,以改变SARADC下一个操作的比较对象。重复上述的步骤,数字码B由最高有效位元(MSB)往最低有效位元(LSB)依序被决定,过程中数字码B所代表的值也渐渐往输入信号Vi逼近。一般而言,DAC110通常以二进位(binary)的方式实作其内部电容的切换机制。但DAC110中非理想的电容值会造成SARADC的错误率增加,使得SARADC的积分非线性误差(integralnonlinearity,INL)及微分非线性误差(differentialnonlinearity,DNL)提高,尤其是对应高位元的电容的电容值不准确时,SARADC的效能所受的影响更大。热码编码(thermometer-coded,亦称为温度码编码)DAC有助于缓和不准确的电容值所带来的不良影响。图2为现有使用热码编码DAC的SARADC的电路图。图2的SARADC为5位元(B0~B4,B0为LSB,B4为MSB)。DAC110包含5个电容C1~C5,其中电容C1~C2属于二进位DAC111,而电容C3~C5属于热码编码DAC112。电容C1~C5的其中一端互相耦接,作为DAC110的输出(输出模拟信号SA);另一端各耦接至缓冲单元113-1~113-5,缓冲单元113-1~113-5分别用来输出电容C1~C5所应耦接的电压。连续逼近暂存器130包含4个暂存器135-1~135-4,各暂存1个控制值。4个暂存器135-1~135-4的4个控制值依据比较器120的比较值决定。此4个暂存器135所储存的控制值控制缓冲单元113的输出电压。使用热码编码DAC112时DAC110还必须包含二进位码至热码解码器114,以将暂存器135-3及135-4的控制值(即SARADC的最高二位元值)由二进位码转换为热码,以控制缓冲单元113-3~113-5。开关140为取样输入信号Vi之用。在SARADC中,比较器120的比较操作与DAC110的电容切换操作高速地交替进行,如果DAC110的电容耦接缓冲单元113的一端能愈快到达目标电压值,则下一个比较操作时比较器120所输出的比较值就愈准确。因此比较器120的输出到电容C1~C5的端点间的路径(包含暂存器135及缓冲单元113)对SARADC而言相当关键,此路径上的元件愈少(亦即信号在此路径上的延迟时间愈短),意谓着SARADC愈稳定且愈准确。然而,二进位码至热码解码器114由多个逻辑闸所组成,无疑会增加关键路径上的元件数,造成SARADC的效能降低。文献「AnoversamplingSARADCwithDACmismatcherrorshapingachieving105dBSFDRand101dBSNDRover1kHzBWin55nmCMOS」(ISSCC,pages458-459,IEEE,(2016))提出在SARADC中额外包含快闪式(flash)ADC来直接产生热码,然而却会增加SARADC的电路复杂度及增加耗电。美国专利US8,508,400所提出的方法受限于电容的群组选择方式,只能针对SARADC的特定数字值做改善,而且该方法在关键路径上增加了多工器,造成信号延迟。
技术实现思路
鉴于现有技术的不足,本专利技术的一目的在于提供一种SARADC及其模拟至数字信号转换方法,提高SARADC的效能。本专利技术公开一种连续逼近暂存器模拟数字转换器,包含:一数字模拟转换器,包含N个电容值实质相同的电容,用来产生一模拟信号,N为大于2的整数;一连续逼近暂存器,包含N个记忆单元,该N个记忆单元分别耦接该N个电容,各记忆单元储存一控制值,该N个电容的N个端电压分别受该N个控制值控制;一写入控制单元,耦接该N个记忆单元,用来产生一写入致能信号,依据该写入致能信号,该N个记忆单元中的M个及对应该M个记忆单元的M个电容被选取,M是小于N的正整数;以及一比较器,耦接该数字模拟转换器及该N个记忆单元,用来依据该模拟信号产生一比较值;其中,该M个记忆单元的该M个控制值是对应该比较值变化。本专利技术另公开一种连续逼近暂存器模拟数字转换器,包含:一比较器,用来依据一模拟信号产生一比较值;一连续逼近暂存器,耦接该比较器,包含N个记忆单元,各记忆单元储存一控制值,该N个控制值是与该比较值有关,N为大于2的整数;以及一热码编码数字模拟转换器,耦接该比较器及该连续逼近暂存器,用来产生该模拟信号,包含N个电容,该N个电容分别耦接该N个记忆单元,该N个电容的N个端电压分别受该N个控制值控制。本专利技术另公开一种模拟至数字信号转换方法,应用于一连续逼近暂存器模拟数字转换器,该连续逼近暂存器模拟数字转换器依据一时脉信号动作,并且包含一数字模拟转换器及一连续逼近暂存器,该数字模拟转换器包含N个电容值实质相同的电容,N为大于2的整数,该连续逼近暂存器包含N个记忆单元,该N个记忆单元分别耦接该N个电容,各记忆单元储存一控制值,该N个电容的N个端电压分别受该N个控制值控制,该方法包含:于该时脉信号的一周期的一第一电平取样一模拟输入信号以产生一中间模拟信号;于该周期内决定一写入致能信号;依据该写入致能信号选取该N个记忆单元中的M个以及对应该M个记忆单元的M个电容,M是小于N的正整数;于该周期的一第二电平依据该中间模拟信号产生一比较值,该第二电平不同于该第一电平;以及于该周期的该第二电平依据该比较值改变该M个记忆单元的该M个控制值。本专利技术的SARADC与模拟至数字信号转换方法不需要使用二进位码至热码解码器,以避免增加关键路径上的信号延迟。相较于现有技术,本专利技术的SARADC在不牺牲操作速度的情况下,改善了不准确的电容值所带来的问题。有关本专利技术的特征、实作与技术效果,兹配合附图作实施例详细说明如下。附图说明图1为现有SARADC的功能方法图;图2为现有使用热码编码DAC的SARADC的电路图;图3为本专利技术的SARADC的一实施例的功能方块图;图4为本专利技术的SARADC的操作时序图;图5为本专利技术记忆单元的一实施例的功能方块图;图6为本专利技术一实施例的模拟至数字信号转换方法的流程图;图7为本专利技术另一实施例的模拟至数字信号转换方法的流程图;图8为本专利技术的方法的蒙地卡罗分析结果;以及图9为现有方法的蒙地卡罗分析结果。附图标记说明:110、1本文档来自技高网
...
连续逼近暂存器模拟数字转换器及其模拟至数字信号转换方法

【技术保护点】
一种连续逼近暂存器模拟数字转换器,包含:一数字模拟转换器,包含N个电容值实质相同的电容,用来产生一模拟信号,N为大于2的整数;一连续逼近暂存器,包含N个记忆单元,该N个记忆单元分别耦接该N个电容,各记忆单元储存一控制值,该N个电容的N个端电压分别受该N个控制值控制;一写入控制单元,耦接该N个记忆单元,用来产生一写入致能信号,依据该写入致能信号,该N个记忆单元中的M个及对应该M个记忆单元的M个电容被选取,M是小于N的正整数;以及一比较器,耦接该数字模拟转换器及该N个记忆单元,用来依据该模拟信号产生一比较值;其中,该M个记忆单元的该M个控制值是对应该比较值变化。

【技术特征摘要】
2016.06.13 TW 1051184651.一种连续逼近暂存器模拟数字转换器,包含:一数字模拟转换器,包含N个电容值实质相同的电容,用来产生一模拟信号,N为大于2的整数;一连续逼近暂存器,包含N个记忆单元,该N个记忆单元分别耦接该N个电容,各记忆单元储存一控制值,该N个电容的N个端电压分别受该N个控制值控制;一写入控制单元,耦接该N个记忆单元,用来产生一写入致能信号,依据该写入致能信号,该N个记忆单元中的M个及对应该M个记忆单元的M个电容被选取,M是小于N的正整数;以及一比较器,耦接该数字模拟转换器及该N个记忆单元,用来依据该模拟信号产生一比较值;其中,该M个记忆单元的该M个控制值是对应该比较值变化。2.如权利要求1所述的连续逼近暂存器模拟数字转换器,其中,该写入控制单元是于该比较器产生该比较值之前输出该写入致能信号至该N个记忆单元。3.如权利要求1所述的连续逼近暂存器模拟数字转换器是依据一时脉信号动作,以将一模拟输入信号转换为一数字信号,其中,于该时脉信号的一周期的一第一电平时,该数字模拟转换器接收该模拟输入信号以产生该模拟信号,于该周期的一第二电平时,该比较器依据该模拟信号产生该比较值,该第二电平不同于该第一电平,该写入控制单元是于该第一电平时决定该写入致能信号,并于该第二电平时输出该写入致能信号。4.如权利要求3所述的连续逼近暂存器模拟数字转换器,其中该周期是为一第一周期,该写入致能信号是为一第一写入致能信号,该写入控制单元更于该时脉信号的一第二周期产生一第二写入致能信号,该第二周期是紧邻该第一周期,并且依据该第二写入致能信号,该N个记忆单元中的K个以及对应该K个记忆单元的K个电容被选取,K=M,且该K个电容不完全等于该M个电容。5.一种连续逼近暂存器模拟数字转换器,包含:一比较器,用来依据一模拟信号产生一比较值;一连续逼近暂存器,耦接该比较器,包含N个记忆单元,各记忆单元储存一控制值,该N个控制值是与该比较值有关,N为大于2的整数;以及一热码编码(thermometer-coded)数字模拟转换器,耦接该比较器及该连续逼近暂存器,用来产生该模拟信号,包含N个电容,该N个电容分别耦接该N个记...

【专利技术属性】
技术研发人员:陈志龙黄诗雄
申请(专利权)人:瑞昱半导体股份有限公司
类型:发明
国别省市:中国台湾,71

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1