A successive approximation register analog to digital converter comprises a comparator, according to a simulation signal and generates a comparison value; a successive approximation register is coupled to the comparator, including N memory unit, the memory unit stores a control value, the N value is compared with the control value, N is greater than 2 the integer; and a hot code encoding digital analog converter coupled to the comparator and the successive approximation register is used to generate the analog signals, including N capacitance, the N capacitors are respectively coupled with the N memory unit, a N of the N capacitor voltage respectively by the N control value control.
【技术实现步骤摘要】
连续逼近暂存器模拟数字转换器及其模拟至数字信号转换方法
本专利技术涉及模拟数字转换器(analog-to-digitalconverter,ADC),尤其涉及连续逼近暂存器(successiveapproximationregister,SAR)ADC及其模拟至数字信号转换方法。
技术介绍
图1是现有SARADC的功能方法图。SARADC用来将模拟输入信号Vi转换成数字信号(由多个数字码B所组成)。SARADC主要包含数字模拟转换器(digital-to-analogconverter,DAC)110、比较器120及连续逼近暂存器130。在SARADC的某一次操作中,连续逼近暂存器130依据比较器120的比较结果,决定数字码B的其中一位元的值(1/0)。DAC110依据该次决定的位元值改变其内部电容的端电压(控制电容的其中一端耦接至地或参考信号Vref),使电容上的电荷重新分布,进而改变比较器120的反相输入端及非反相输入端的电平,以改变SARADC下一个操作的比较对象。重复上述的步骤,数字码B由最高有效位元(MSB)往最低有效位元(LSB)依序被决定,过程中数字码B所代表的值也渐渐往输入信号Vi逼近。一般而言,DAC110通常以二进位(binary)的方式实作其内部电容的切换机制。但DAC110中非理想的电容值会造成SARADC的错误率增加,使得SARADC的积分非线性误差(integralnonlinearity,INL)及微分非线性误差(differentialnonlinearity,DNL)提高,尤其是对应高位元的电容的电容值不准确时,SARAD ...
【技术保护点】
一种连续逼近暂存器模拟数字转换器,包含:一数字模拟转换器,包含N个电容值实质相同的电容,用来产生一模拟信号,N为大于2的整数;一连续逼近暂存器,包含N个记忆单元,该N个记忆单元分别耦接该N个电容,各记忆单元储存一控制值,该N个电容的N个端电压分别受该N个控制值控制;一写入控制单元,耦接该N个记忆单元,用来产生一写入致能信号,依据该写入致能信号,该N个记忆单元中的M个及对应该M个记忆单元的M个电容被选取,M是小于N的正整数;以及一比较器,耦接该数字模拟转换器及该N个记忆单元,用来依据该模拟信号产生一比较值;其中,该M个记忆单元的该M个控制值是对应该比较值变化。
【技术特征摘要】
2016.06.13 TW 1051184651.一种连续逼近暂存器模拟数字转换器,包含:一数字模拟转换器,包含N个电容值实质相同的电容,用来产生一模拟信号,N为大于2的整数;一连续逼近暂存器,包含N个记忆单元,该N个记忆单元分别耦接该N个电容,各记忆单元储存一控制值,该N个电容的N个端电压分别受该N个控制值控制;一写入控制单元,耦接该N个记忆单元,用来产生一写入致能信号,依据该写入致能信号,该N个记忆单元中的M个及对应该M个记忆单元的M个电容被选取,M是小于N的正整数;以及一比较器,耦接该数字模拟转换器及该N个记忆单元,用来依据该模拟信号产生一比较值;其中,该M个记忆单元的该M个控制值是对应该比较值变化。2.如权利要求1所述的连续逼近暂存器模拟数字转换器,其中,该写入控制单元是于该比较器产生该比较值之前输出该写入致能信号至该N个记忆单元。3.如权利要求1所述的连续逼近暂存器模拟数字转换器是依据一时脉信号动作,以将一模拟输入信号转换为一数字信号,其中,于该时脉信号的一周期的一第一电平时,该数字模拟转换器接收该模拟输入信号以产生该模拟信号,于该周期的一第二电平时,该比较器依据该模拟信号产生该比较值,该第二电平不同于该第一电平,该写入控制单元是于该第一电平时决定该写入致能信号,并于该第二电平时输出该写入致能信号。4.如权利要求3所述的连续逼近暂存器模拟数字转换器,其中该周期是为一第一周期,该写入致能信号是为一第一写入致能信号,该写入控制单元更于该时脉信号的一第二周期产生一第二写入致能信号,该第二周期是紧邻该第一周期,并且依据该第二写入致能信号,该N个记忆单元中的K个以及对应该K个记忆单元的K个电容被选取,K=M,且该K个电容不完全等于该M个电容。5.一种连续逼近暂存器模拟数字转换器,包含:一比较器,用来依据一模拟信号产生一比较值;一连续逼近暂存器,耦接该比较器,包含N个记忆单元,各记忆单元储存一控制值,该N个控制值是与该比较值有关,N为大于2的整数;以及一热码编码(thermometer-coded)数字模拟转换器,耦接该比较器及该连续逼近暂存器,用来产生该模拟信号,包含N个电容,该N个电容分别耦接该N个记...
【专利技术属性】
技术研发人员:陈志龙,黄诗雄,
申请(专利权)人:瑞昱半导体股份有限公司,
类型:发明
国别省市:中国台湾,71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。