一种高速可重构测试平台制造技术

本发明专利技术公开了一种高速可重构测试平台。其包括DSP处理器、FPGA芯片、10GE接口芯片、第一DDR3存储器、第二DDR3存储器、COMe连接器、电源电路和时钟电路。10GE接口芯片用于将光模块发送的测试数据由SFI接口转换为XFI接口，测试数据包括DSP程序和FPGA程序；DSP处理器用于运行DSP程序程序，并将FPGA程序缓存至第一DDR3存储器，并在缓存完毕后，加载FPGA程序，将FPGA程序发送至FPGA芯片；FPGA芯片用于运行FPGA程序进行配置，并根据FPGA程序将I/O接口与DSP处理器之间交互的数据进行逻辑转换。本发明专利技术能够兼顾成本和性能，并具备开放性和兼容性。

A high speed reconfigurable test platform

The invention discloses a high speed reconfigurable test platform. It includes the DSP processor, the FPGA chip, the 10GE interface chip, the first DDR3 memory, the second DDR3 memory, the COMe connector, the power circuit and the clock circuit. 10GE interface chip is used for the test data will be sent by SFI optical module conversion interface XFI interface, test data including the DSP program and FPGA program; DSP processor to run the DSP program, and the FPGA program to the first DDR3 cache memory, and cache after loading FPGA program, FPGA program will be sent to the FPGA chip; the FPGA chip is used to run the FPGA program configuration, and the interaction between the I/O interface and the DSP processor data conversion based on FPGA logic program. The invention can take into account the cost and performance, and has the openness and compatibility.

【技术实现步骤摘要】
一种高速可重构测试平台
本专利技术涉及测试
，特别是涉及一种高速可重构测试平台。
技术介绍
长期以来，地面测试设备行业分为专用测试设备与通用测试设备，通用测试设备以NI公司为代表，基于某一工控机平台如PXI平台开发标准IO模块。国内各军工研究所都在向着ATE(自动化测试设备)的方向提出需求。2005年，安捷伦公司和VXI公司共同推出了LXI标准。LXI(LANeXtensionforinstrumentation)是一种基于局域网的模块化测试平台标准，它融合了GPIB仪器的高性能、VXI、PXI仪器的小体积以及LAN的高吞吐率，并考虑定时、触发、冷却、电磁兼容等仪器要求。其目的是充分利用当今测试技术的最新成果和PC机标准I/O能力，组建灵活、高效、可靠、模块化的测试平台。LXI仪器是基于IEEE802.3、TCP/IP、网络总线、网络浏览器、IVI-COM驱动程序、时钟同步协议(IEEE1588)和标准模块尺寸的新型仪器。2009年到2010年，安捷伦组织成立了AXIe联盟，并推出了了AXIe1.0基础体系结构标准和AXIe3.1半导体测试技术。AXIe兼容PXI。它在制定之初参考了AdvanceTCA、PXI、LXI和IVI等现有标准，是一个以AdvanceTCA为基础的开放式标准，其目标是创建一个由各种元器件、产品和系统组成的生态系统，推动通用仪器和半导体测试的发展。AXIe标准可提供最大的可扩展性，满足各种平台的需求，包括通用机架堆叠式系统、模块化系统、半导体ATE系统，以及工作台和模块插件。AXIe能够充分利用机架空间，提供更高的性能、更强大的可扩展性、更出色的模块性和灵活性，可以轻松与PXI、LXI和IVI进行集成并显著减少开发成本和部件成本。AXIe包括PCIe和LAN两种接口，是LXI与PXI标准的最佳补充。AXIe仪器与虚拟PXI或LXI仪器比较相似，可无缝集成在系统里并提供很高的性能。AdvanceTCAPICMG3.0标准作为AXIe标准的基础，是一种证明过的采用大型电路板的开放式系统体系结构。AXIe具有较高的可扩展性，用户可以使用1至14个插槽和1个或多个机箱来集成仪器，甚至可以通过适配器使用嵌入式PXI或CPCI模块来集成仪器。AdvanceTCA同时也可提供单轨功率管理和强大的散热功能，是大功率应用的理想选择。AdvanceTCA支持LAN和PCIe的数据光纤架构，可用于虚拟LXI和PXI设计。基于PCIe的AXIe仪器模块可像PCIe硬件器件一样充当控制计算机，其工作方式与PXI仪器模块一样。基于LAN的AXIe仪器模块可像网络节点一样充当控制计算机，其工作方式与PXI仪器模块一样。因此，在没有任何一家公司有能力垄断市场与技术的情况下，采用兼容AXIe标准的开放式平台，能使自身产品具有更好的适应性。由于目前测试测量领域需要交换的数据越来越多，需要越来越高的数据总线互联测试模块，目前最新的标准已经发展到基于高速PCIe总线与10GE互连的测试机箱标准，来支持测试测量领域的大量数据交互需求。目前CPCI平台在性能上较低，难以满足高性能高速要求，VPX，AdvanceTCA等平台虽然性能很强，但是价格太高，以此为平台开发必然面临市场狭小的局面。因此，亟待开发一种成本低廉，性能较高，具有开放性以及兼容性的测试设备，以满足日益激烈的竞争与市场需求。
技术实现思路
本专利技术主要解决的技术问题是提供一种高速可重构测试平台，能够兼顾成本和性能，并具备开放性和兼容性。为解决上述技术问题，本专利技术采用的一个技术方案是：提供一种高速可重构测试平台，包括DSP处理器、FPGA芯片、10GE接口芯片、第一DDR3存储器、第二DDR3存储器、COMe连接器、电源电路和时钟电路；所述DSP处理器和所述FPGA芯片与所述COMe连接器连接，所述第一DDR3存储器和所述FPGA芯片与所述DSP处理器连接，所述第二DDR3存储器与所述FPGA芯片连接，所述DSP处理器通过所述10GE接口芯片与外部光模块连接，所述COMe连接器与外部主板的I/O接口连接，所述电源电路用于为所述DSP处理器、FPGA芯片和10GE接口芯片供电，所述时钟电路用于为所述DSP处理器和FPGA芯片提供时钟；所述10GE接口芯片用于将所述光模块发送的测试数据由SFI接口转换为XFI接口，所述测试数据包括DSP程序和FPGA程序；所述DSP处理器用于运行所述DSP程序程序，并将所述FPGA程序缓存至所述第一DDR3存储器，并在缓存完毕后，从所述第一DDR3存储器加载所述FPGA程序，将所述FPGA程序发送至所述FPGA芯片；所述FPGA芯片用于运行所述FPGA程序进行配置，并根据所述FPGA程序将所述I/O接口与所述DSP处理器之间交互的数据进行逻辑转换。其中，所述DSP处理器与所述FPGA芯片通过PCIEX2总线连接。本专利技术的有益效果是：1.可以符合AXI联盟的AXIe标准；2.可以满足新的总线接口以及高速总线接口的测试应用扩展，提升性能与处理能力，并采用统一标准设计；3.可以降低生产阶段的硬件成本。附图说明图1是本专利技术实施例的高速可重构测试平台的架构示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。参阅图1，是本专利技术实施例的高速可重构测试平台的架构示意图。本实施例的高速可重构测试平台包括DSP处理器10、FPGA芯片20、10GE接口芯片30、第一DDR3存储器40、第二DDR3存储器50、COMe连接器60、电源电路70和时钟电路80。DSP处理器10和FPGA芯片20与COMe连接器60连接，第一DDR3存储器40和FPGA芯片20与DSP处理器10连接，第二DDR3存储器50与FPGA芯片20连接，DSP处理器10通过10GE接口芯片30与外部光模块连接，COMe连接器60与外部主板的I/O接口连接，电源电路70用于为DSP处理器10、FPGA芯片20和10GE接口芯片30供电，时钟电路80用于为DSP处理器10和FPGA芯片20提供时钟。10GE接口芯片30用于将光模块发送的测试数据由SFI接口转换为XFI接口，测试数据包括DSP程序和FPGA程序。DSP处理器10用于运行DSP程序程序，并将FPGA程序缓存至第一DDR3存储器10，并在缓存完毕后，从第一DDR3存储器10加载FPGA程序，将FPGA程序发送至FPGA芯片20。由于FPGA程序的数据量通常较大，因此，第一DDR3存储器10的存储容量优选为2GB。FPGA芯片20用于运行FPGA程序进行配置，并根据FPGA程序将I/O接口与DSP处理器10之间交互的通信数据进行逻辑转换，并将转换后的通信数据缓存至第二DDR3存储器50。由于通信数据的数据量通常较小，因此，第二DDR3存储器50的存储容量优选为256MB。在本实施例中，DSP处理器10优选为TI公司的型号为66AK2E05的SOC芯片。采用本实施例的高速可重构测试平台来构建VP本文档来自技高网...

【技术保护点】
一种高速可重构测试平台，其特征在于，包括DSP处理器、FPGA芯片、10GE接口芯片、第一DDR3存储器、第二DDR3存储器、COMe连接器、电源电路和时钟电路；所述DSP处理器和所述FPGA芯片与所述COMe连接器连接，所述第一DDR3存储器和所述FPGA芯片与所述DSP处理器连接，所述第二DDR3存储器与所述FPGA芯片连接，所述DSP处理器通过所述10GE接口芯片与外部光模块连接，所述COMe连接器与外部主板的I/O接口连接，所述电源电路用于为所述DSP处理器、FPGA芯片和10GE接口芯片供电，所述时钟电路用于为所述DSP处理器和FPGA芯片提供时钟；所述10GE接口芯片用于将所述光模块发送的测试数据由SFI接口转换为XFI接口，所述测试数据包括DSP程序和FPGA程序；所述DSP处理器用于运行所述DSP程序程序，并将所述FPGA程序缓存至所述第一DDR3存储器，并在缓存完毕后，从所述第一DDR3存储器加载所述FPGA程序，将所述FPGA程序发送至所述FPGA芯片；所述FPGA芯片用于运行所述FPGA程序进行配置，并根据所述FPGA程序将所述I/O接口与所述DSP处理器之间交互的数据进行逻辑转换。...

【技术特征摘要】
1.一种高速可重构测试平台，其特征在于，包括DSP处理器、FPGA芯片、10GE接口芯片、第一DDR3存储器、第二DDR3存储器、COMe连接器、电源电路和时钟电路；所述DSP处理器和所述FPGA芯片与所述COMe连接器连接，所述第一DDR3存储器和所述FPGA芯片与所述DSP处理器连接，所述第二DDR3存储器与所述FPGA芯片连接，所述DSP处理器通过所述10GE接口芯片与外部光模块连接，所述COMe连接器与外部主板的I/O接口连接，所述电源电路用于为所述DSP处理器、FPGA芯片和10GE接口芯片供电，所述时钟电路用于为所述DSP处理器和FPGA芯片提供时钟；...

【专利技术属性】
技术研发人员：何建樑，张泽渺，
申请(专利权)人：成都旋极历通信息技术有限公司，
类型：发明
国别省市：四川,51