像素驱动电路以及具有像素驱动电路的显示装置制造方法及图纸

一种像素驱动电路与三条扫描线和一条数据线连接，包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、有机发光二极管以及存储电容。第一晶体管的栅极与第一扫描线连接，漏极与数据线连接，源极与第二晶体管的栅极连接。第二晶体管的漏极与第三晶体管的源极连接，源极与有机发光二极管的阳极连接。第三晶体管的栅极与第三扫描线连接，漏极与电源线连接。第四晶体管的栅极与第二扫线连接，漏极与第二结点连接，源极与初始电压连接。有机发光二极管的阳极与第二晶体管的源极连接，阴极与接地端连接。存储电容连接于第二晶体管的栅极和源极之间。本发明专利技术还提供一种具有该像素驱动电路的显示装置。

Pixel drive circuit and display device with pixel driving circuit

A pixel driving circuit is connected with three scanning lines and a data line, including the first transistor, the second transistor, the third transistor, the fourth transistor, the organic light emitting diode and the storage capacitor. The gate of the first transistor is connected with the first scan line, the drain is connected with the data line, and the source is connected to the gate of the second transistor. The leakage of the second transistor is connected to the source of the third transistor, and the source is connected to the anode of the organic light emitting diode. The gate of the third transistor is connected to the third scan line, and the drain is connected to the power line. The gate of the fourth transistor is connected with the second sweep line, the drain is connected with the second node, and the source is connected with the initial voltage. The anode of an organic light emitting diode is connected to the source of the second transistor, and the cathode is connected to the ground end. The storage capacitor is connected between the gate and the source of the second transistor. The invention also provides a display device with the driving circuit of the pixel.

【技术实现步骤摘要】
像素驱动电路以及具有像素驱动电路的显示装置
本专利技术涉及一种像素驱动电路以及具有该像素驱动电路的显示装置。
技术介绍
随着电子技术的不断发展，手机、便携式计算机、个人数字助理(PDA)、平板计算机、媒体播放器等消费性电子产品大多都采用显示器作为输入设备，以使产品具有更友好的人机交互方式。显示器包括液晶显示器、发光二极管（LightEmittingDiode，OLED）显示器以及有机发光二极管（OrganicLightEmittingDiode，OLED）显示器等多种类型。显示器包括显示模块以及驱动显示模块的像素驱动电路。显示模块包括多个像素单元，每个像素单元对应有一个像素驱动电路。像素驱动电路通常设置于显示器的非显示区域。随着窄边框设计需求的增加，非显示区域的面积缩小，因此，像素驱动电路的电路结构需要进行简化。
技术实现思路
有鉴于此，有必要提供一种具有简化电路结构的像素驱动电路。还有必要提供一种具有该像素驱动电路的显示装置。一种像素驱动电路，其与三条扫描线和一条数据线电性连接。像素驱动电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、有机发光二极管以及存储电容。第一晶体管的栅极与第一扫描线电性连接，漏极与数据线电性连接，源极通过第一结点与第二晶体管的栅极电性连接。第二晶体管的漏极与所述第三晶体管的源极电性连接，源极通过第二结点与所述有机发光二极管的阳极电性连接。第三晶体管的栅极与所述第三扫描线电性连接，漏极与电源线电性连接。第四晶体管的栅极与所述第二扫线电性连接，漏极与所述第二结点电性连接，源极与初始电压电性连接。有机发光二极管的阳极与所述第二晶体管的源极电性连接，阴极与接地端电性连接。存储电容电性连接于所述第二晶体管的栅极和源极之间。一种显示装置，包括多条相互平行设置的扫描线以及多条相互平行且与所述扫描线正交设置的数据线。多条扫描线与所述多条数据线垂直绝缘相交，定义出多个像素单元。每个像素单元均对应有一个像素驱动电路。像素驱动电路为权利要求1-7中任意一项所述的像素驱动电路。采用上述像素驱动电路的显示装置，像素驱动电路采用三条扫描线、四个晶体管与时序电路的配合，使得在写入阶段结束时进入发光阶段前锁定并保持发光二极管阳极的电压，同时采用四个晶体管相对于采用五个及以上晶体管的像素驱动电路，减少像素驱动电路元件，提高了非显示区域的空间利用率，并保证了显示装置的显示效果。附图说明图1为一种较佳实施方式之显示装置之平面示意图。图2为图1所示之像素单元的像素驱动电路的等效电路示意图。图3为图2所示之像素驱动电路的时序示意图。图4为图2所示之像素驱动电路在重置阶段的等效电路示意图。图5为图2所示之像素驱动电路在补偿阶段的等效电路示意图。图6为图2所示之像素驱动电路在第一写入阶段的等效电路示意图。图7为图2所示之像素驱动电路在第二写入阶段的等效电路示意图。图8为图2所示之像素驱动电路在发光阶段的等效电路示意图。主要元件符号说明显示装置100扫描线S1-Sn数据线D1-Dn像素单元20显示区域101非显示区域103第一驱动电路110第二驱动电路120驱动电路200第一晶体管T1第二晶体管T2第三晶体管T3第四晶体管T4存储电容Cs寄生电容COLED电源线VDD接地端Vss初始端Vini重置阶段Tset补偿阶段Tcom写入阶段Tw第一写入阶段Tw1第二写入阶段Tw2发光阶段Ti偏置电压Vofs写入电压Vsig阈值电压Vth提升电压Vf如下具体实施方式将结合上述附图进一步说明本专利技术。具体实施方式请参阅图1，图1是本专利技术一实施例的显示装置100的平面示意图。该显示装置100包括多条相互平行设置的扫描线S1-Sn以及多条相互平行且与所述扫描线S1-Sn正交设置的数据线D1-Dn。所述多条扫描线S1-Sn分别与所述第一驱动电路110电性连接，所述多条数据线D1-Dn分别与所述第二驱动电路120电性连接。所述多条扫描线S1-Sn与所述多条数据线D1-Dn垂直绝缘相交，定义出多个像素单元20。所述显示装置100定义有一个显示区域101以及围绕所述显示区域101设置的非显示区域103。所述扫描线S1-Sn、所述数据线D1-Dn以及所述像素单元20设置于所述显示区域101内，所述第一驱动电路110和所述第二驱动电路120设置于所述非显示区域103内。本实施例中，所述第一驱动电路110设置于所述显示区域101的上侧，所述第二驱动电路120设置于所述显示区域101的左侧。所述像素单元20与对应的数据线D1-Dn电性连接，所述每个像素单元20具有一个对应的驱动电路200（如图2所示）。在本实施方式中，显示装置100可以为自发光式显示器，如有机电致发光时显示器，或一非自发光式显示器，如液晶显示器。在本实施方式中，第一驱动电路110可包括多任务电路和栅极驱动电路。第二驱动电路120为数据驱动电路。请参阅图2，其为像素单元20中像素驱动电路200的等效电路图。所述像素驱动电路200包括电源线VDD、初始端Vini、第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第一结点A、第二结点B、有机发光二极管OLED、存储电容Cs、寄生电容COLED以及接地端Vss。在本实施方式中，所述第一晶体管T1、第二晶体管T2、第三晶体管T3以及第四晶体管T4可以为多晶硅薄膜晶体管、非晶硅薄膜晶体管或有机薄膜晶体管中的任意一种。在本实施方式中，初始端Vini始终处于低电平状态。所述第一晶体管T1的栅极与第一扫描线S1电性连接，漏极与所述数据线D1电性连接，源极通过所述第一结点A与所述第二晶体管的栅极T2电性连接。所述第二晶体管T2的漏极与所述第三晶体管T3的源极电性连接，所述第二晶体管T2的源极通过第二结点B与所述有机发光二极管OLED的阳极电性连接。所述第三晶体管T3的栅极与所述第三扫描线S3电性连接，所述第三晶体管T3的漏极与所述电源线VDD电性连接。所述第四晶体管T4的栅极与所述第二扫描线S2电性连接，所述第四晶体管T4的漏极与所述第二结点B电性连接，即，所述第四晶体管T4的漏极电性连接于所述第二晶体管T2的源极和所述有机发光二极管OLED的阳极之间，所述第四晶体管T4的源极与所述初始电压Vini电性连接。所述有机发光二极管OLED的阳极与所述第二晶体管的源极电性连接，阴极与所述接地端Vss电性连接。所述存储电容Cs电性连接于所述第二晶体管T2的栅极和源极之间。所述寄生电容COLED电性连接于所述有机发光二极管OLED阴极和阳极之间。在本实施方式中，扫描线S1-Sn的电压可在低电平和高电平之间进行切换，且数据线D1-Dn的电压可在偏置电压Vofs和写入电压Vsig之间切换。其中，偏置电压Vofs为低电平，写入电压Vsig为高电平。请参阅图3，其为所述像素驱动电路200的时序示意图。所述像素驱动电路200在一帧时间内依次经过重置阶段Tset、电压补偿阶段Tcom、写入阶段Tw以及发光阶段Ti进行操作。其中，所述写入阶段Tw包括第一写入阶段Tw1和第二写入阶段Tw2（也可称之为移动补偿阶段）。请一并参阅图4，所述像素驱动电路200在处于所述重置阶段Tset时，所述第一扫描线S1、所述第二扫描线S2以及所述第三扫描线S3均处于高电平，本文档来自技高网...

【技术保护点】
一种像素驱动电路，其与三条扫描线和一条数据线电性连接；其特征在于：所述像素驱动电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、有机发光二极管以及存储电容；所述第一晶体管的栅极与第一扫描线电性连接，漏极与数据线电性连接，源极通过第一结点与第二晶体管的栅极电性连接；所述第二晶体管的漏极与所述第三晶体管的源极电性连接，源极通过第二结点与所述有机发光二极管的阳极电性连接；所述第三晶体管的栅极与所述第三扫描线电性连接，漏极与电源线电性连接；所述第四晶体管的栅极与所述第二扫线电性连接，漏极与所述第二结点电性连接，源极与初始电压电性连接；所述有机发光二极管的阳极与所述第二晶体管的源极电性连接，阴极与接地端电性连接；所述存储电容电性连接于所述第二晶体管的栅极和源极之间。

【技术特征摘要】
1.一种像素驱动电路，其与三条扫描线和一条数据线电性连接；其特征在于：所述像素驱动电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、有机发光二极管以及存储电容；所述第一晶体管的栅极与第一扫描线电性连接，漏极与数据线电性连接，源极通过第一结点与第二晶体管的栅极电性连接；所述第二晶体管的漏极与所述第三晶体管的源极电性连接，源极通过第二结点与所述有机发光二极管的阳极电性连接；所述第三晶体管的栅极与所述第三扫描线电性连接，漏极与电源线电性连接；所述第四晶体管的栅极与所述第二扫线电性连接，漏极与所述第二结点电性连接，源极与初始电压电性连接；所述有机发光二极管的阳极与所述第二晶体管的源极电性连接，阴极与接地端电性连接；所述存储电容电性连接于所述第二晶体管的栅极和源极之间。2.如权利要求1所述之像素驱动电路，其特征在于：所述像素驱动电路用于驱动一个像素单元在一帧时间内依次经过重置阶段、电压补偿阶段、写入阶段以及发光阶段；所述写入阶段包括第一写入阶段和第二写入阶段；当所述驱动电路处于所述第一写入阶段，所述第一晶体管和所述第二晶体管处于导通状态，所述第三晶体管和所述第四晶体管处于截止状态；当所述驱动电路处于所述第二写入阶段，所述第二晶体管处于导通阶段，所述第一晶体管、所述第三晶体管以及所述第四晶体管均处于截止状态，以保持所述第二结点的电压不变。3.如权利要求1所述之像素驱...

【专利技术属性】
技术研发人员：赖宠文，林欣桦，
申请(专利权)人：鸿富锦精密工业深圳有限公司，鸿海精密工业股份有限公司，
类型：发明
国别省市：广东,44