一种增强型SPI装置及利用该装置进行数据传输的方法制造方法及图纸

本发明专利技术公开了一种增强型SPI装置及利用该装置进行数据传输的方法，装置包括外围总线接口模块、寄存器配置模块、数据存取模块、复位模块、分频模块和数据收发模块，所述外围总线接口模块分别连接寄存器配置模块和复位模块，所述寄存器配置模块还分别通过数据存取模块和分频模块连接数据收发模块。方法包括读取Espi寄存器的状态；根据读取的状态对寄存器进行配置并向Espi写入数据；对写入的数据进行校验；读取通过校验的Espi数据。本发明专利技术能明显提高数据的传输速率。

An enhanced SPI device and the method of using the device for data transmission

The invention discloses an enhanced SPI device and method of using the device for data transmission device, including a peripheral bus interface module, register configuration module, data access module, reset module, frequency module and data transceiver module, the peripheral interface module are respectively connected with the configuration register module and reset module, the register allocation module is respectively through the data access module and frequency module connected data transceiver module. The method includes reading the state of the Espi register, configuring the register according to the read state, writing data to Espi, checking the written data, and reading the Espi data that is checked. The present invention can obviously improve the transmission rate of data.

【技术实现步骤摘要】
一种增强型SPI装置及利用该装置进行数据传输的方法
本专利技术涉及芯片设计
,具体地说是一种增强型SPI装置及利用该装置进行数据传输的方法。
技术介绍
在现代EDA(ElectronicsDesignAutomation，电子设计自动化)外围电子器件的接口中存在多种标准,如SPI(serialperipheralinterface，串行外设接口)、I2C(Inter-IntegratedCircuit，集成电路总线)、UART(UniversalAsynchronousReceiver/Transmitter，通用异步收发器)等。如图1所示，以SPI接口为例，主端(master)发送控制信号给SPI核，数据经移位寄存器(shiftregister)处理发送给SPI核，整个SPI通过MOSI/MISO(MISO，masterinputslaveoutput，主项从的spi数据线；MOSI，masteroutputslaveinput，从向主的spi数据线)串行数据线与后端处理模块相连接，进行数据传递。其中SPICLOCKgenerator时钟产生模块，时钟产生模块通过时钟线(SCLKspi)向移位寄存器发送时钟信号。通过spi数据线进行数据传输时，从端(slave)不具有主动请求功能，不能及时向master反馈slave的数据处理情况，因此造成slave的数据滞留，造成数据传输速度缓慢的问题。
技术实现思路
为克服上述现有技术存在的不足，本专利技术的目的在于提供一种快速数据传输的增强型SPI装置及利用该装置进行数据传输的方法，用于解决现有传输协议造成的数据传输速度慢的问题。本专利技术解决其技术问题所采用的技术方案是：一种增强型SPI装置，包括外围总线接口模块、寄存器配置模块、数据存取模块、复位模块、分频模块和数据收发模块，所述外围总线接口模块分别连接寄存器配置模块和复位模块，所述寄存器配置模块还分别通过数据存取模块和分频模块连接数据收发模块。进一步地，所述装置还包括校验模块，校验模块分别连接状态输出模块、数据存取模块和数据收发模块，所述状态输出模块还分别连接数据存取模块、数据收发模块和外围总线接口模块。进一步地，所述数据收发模块包括数据接收单元和数据发送单元，所述数据接收单元和数据发送单元均连接IO接口；所述IO接口有多个，均与分频模块连接。进一步地，所述数据收发模块还包括spi时序电路，所述spi时序电路分别连接所述数据接收单元和数据发送单元。利用所述的一种增强型SPI装置进行数据传输的方法，包括以下步骤：读取Espi的寄存器状态；根据读取的状态对寄存器进行配置并向Espi写入数据；对写入的数据进行校验；读取通过校验的Espi数据。进一步地，在所述根据读取的状态对寄存器进行配置之前还包括根据读取的状态判断寄存器是否处于工作状态，若是，则继续读取寄存器的状态，若否，则对寄存器进行配置。进一步地，所述向Espi写入数据具体为将数据写入Espi的数据存取模块。进一步地，所述对写入的数据进行校验具体为校验模块对数据存取模块内的数据添加校验码，判断数据是否通过校验，若是，则读取Espi的数据，若否，则通过状态输出模块向CPU发送中断信号。进一步地，在所述读取通过校验的Espi数据之后还包括对数据输出的步骤，所述对数据输出的步骤具体为数据收发模块对读取的数据进行封装处理和串并联转换，按照spi协议的时序，在分频模块的时钟驱动下，通过数据发送单元由多路IO输出数据。
技术实现思路
中提供的效果仅仅是实施例的效果，而不是专利技术所有的全部效果，上述技术方案中的一个技术方案具有如下优点或有益效果：1、数据收发模块包括多路I/O接口，且IO接口采用半双工四路IO的通信方式，使从端的主动请求发送给主端，及时向主端反馈从端的数据处理情况，提高传输效率。2、数据收发模块还包括多路选择器逻辑单元，通过寄存器配置模块对寄存器的配置及分频模块对时钟的选择，IO接口可切换至单路或多路IO传输，进一步提高传输效率。3、通过外围总线接口，将本装置挂载在APB总线上，CPU可通过寄存器配置模块对寄存器进行实时配置；同时寄存器配置模块内有锁存器，可以锁住每次更新的配置信息，配置完后，其余模块会及时读取寄存器信息，更新自己的工作状态，利于装置内部协调工作，提高数据传输的效率。4、状态输出模块在从端输入数据或校验模块校验数据未通过的情况下，向CPU发送中断信号，提醒CPU读取从端数据或根据数据校验情况做相应的数据处理，在提高数据传输效率的情况下保证传输数据校验无误。5、数据收发模块内部设计有spi的时序电路，将数据输出时序调整为符合spi协议的传输时序，使本专利技术的装置能够兼容SPI协议，应用范围更加广泛。6、数据收发模块内部设有Posted总线事务处理机制，使从端能够对主端的请求暂存处理，待从端空闲时主动向主端发送请求，解决了总线拥堵的问题，同时提高装置的工作效率。附图说明图1是现有SPI协议的结构示意图。图2是本专利技术的增强型SPI装置的结构示意图。图3是本专利技术进行数据传输的方法流程图。具体实施方式为能清楚说明本方案的技术特点，下面通过具体实施方式，并结合其附图，对本专利技术进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本专利技术的不同结构。为了简化本专利技术的公开，下文中对特定例子的部件和设置进行描述。此外，本专利技术可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意，在附图中所图示的部件不一定按比例绘制。本专利技术省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本专利技术。本专利技术为了替代LPC(LowPinCount，LPC接口)的作用，并且兼容SPI(serialperipheralinterface，串行外设接口)总线以及对FLASH的存取功能，并将传输速率提高，由此而需要对常规SPI进行改进，因而产生了增强型SPI，即ESPI。ESPI总线是能够克服上述缺点的一种外设串行总线,其能很好地满足芯片设计中对于速率和数据准确性的要求。通过使用Altera公司的FPGA(存储芯片)芯片以及工程开发软件,实现了基于FPGA(Field－ProgrammableGateArray，现场可编程门阵列)的ESPI(enhancedSPI，增强型SPI)接口的连接。将FPGA编程的灵活性和ESPI总线的易用性结合,可实现FLASH的存取功能。同时也为同类型接口的芯片应用提供了一个原型,为进一步的工程设计提供了支持。如图2所示，本专利技术的一种增强型SPI装置，包括外围总线接口模块1、寄存器配置模块2、数据存取模块3、复位模块4、分频模块5和数据收发模块6，外围总线接口模块1分别连接寄存器配置模块2和复位模块4，寄存器配置模块2还分别通过数据存取模块3和分频模块5连接数据收发模块6。数据存取模块3包括输出数据存取模块和输入数据存取模块，输出数据存取模块和输入数据存取模块均连接数据校验模块8和数据收发模块6。数据校验模块8还连接状态输出模块7，状态输出模块7还分别连接数据存取模块3、数据收发模块6和外围总线接口模块1。外围总线接口模块1用于挂载到APB总线上，且内部有APB总线时序电路。CPU本文档来自技高网...

【技术保护点】
一种增强型SPI装置，其特征是：包括外围总线接口模块、寄存器配置模块、数据存取模块、复位模块、分频模块和数据收发模块，所述外围总线接口模块分别连接寄存器配置模块和复位模块，所述寄存器配置模块还分别通过数据存取模块和分频模块连接数据收发模块。

【技术特征摘要】
1.一种增强型SPI装置，其特征是：包括外围总线接口模块、寄存器配置模块、数据存取模块、复位模块、分频模块和数据收发模块，所述外围总线接口模块分别连接寄存器配置模块和复位模块，所述寄存器配置模块还分别通过数据存取模块和分频模块连接数据收发模块。2.根据权利要求1所述的一种增强型SPI装置，其特征是：所述装置还包括校验模块，校验模块分别连接状态输出模块、数据存取模块和数据收发模块，所述状态输出模块还分别连接数据存取模块、数据收发模块和外围总线接口模块。3.根据权利要求2所述的一种增强型SPI装置，其特征是：所述数据收发模块包括数据接收单元和数据发送单元，所述数据接收单元和数据发送单元均连接IO接口；所述IO接口有多个，均与分频模块连接。4.根据权利要求3所述的一种增强型SPI装置，其特征是：所述数据收发模块还包括spi时序电路，所述spi时序电路分别连接所述数据接收单元和数据发送单元。5.利用权利要求4所述的一种增强型SPI装置进行数据传输的方法，其特征是：包括以下步骤...

【专利技术属性】
技术研发人员：王凯，
申请(专利权)人：郑州云海信息技术有限公司，
类型：发明
国别省市：河南,41