一种提升高速DAC 工作稳定度的结构及方法技术

本发明专利技术提供一种提升高速DAC工作稳定度的结构及方法，结构：包括时钟电路、温度传感器、并串转换器、DAC电路、控制电路，前四者均与控制电路连通，时钟电路、并串转换器也与DAC电路相连，温度传感器为控制电路传送环境温度参数，控制电路根据获得的环境温度参数调整控制电路输送给DAC电路的输入数据时钟与控制电路输出给并串转换器的快、慢时钟之间的相位关系，以使信号输出正常；方法：控制电路读取温度传感器输送过来的温度信息，然后依据读取的温度信息，调整控制电路输送给DAC的输入数据时钟及控制电路输出给并串转换器的快、慢时钟之间的相对相位关系，进而能够优化并串转换器输出给DAC电路的高速数据流的时序关系。

Structure and method for improving stability of high speed DAC

The present invention provides a structure and a method for raising, high speed DAC the stability of the structure: including the clock circuit, temperature sensor, and serial converter, DAC circuit, control circuit, the first four are connected with the control circuit, clock circuit, and serial converter is connected with the DAC circuit, the temperature sensor for temperature control circuit transmission environment parameters according to the environmental temperature control circuit, the control circuit to adjust the parameters to get the transmission to the phase relationship between fast and slow clock input data and clock control circuit output circuit DAC to serial converter and the output signal to the normal temperature; methods: information control circuit reads the temperature sensor are conveyed, and then based on the temperature information read and between the fast and slow clock input data clock control circuit and output control circuit for transmission to the DAC and the serial converter The relative phase relation can then optimize the time series relationship of the high-speed data stream outputted by the serializer to the DAC circuit.

【技术实现步骤摘要】
一种提升高速DAC工作稳定度的结构及方法
本专利技术属于数字频率合成设计
，特别涉及对现有基于高速DAC芯片的数字频率合成方法的完善和改进，具体涉及一种提升高速DAC工作稳定度的结构及方法。
技术介绍
随着FPGA及高速DAC芯片器件性能的不断提升，基于FPGA+DAC来实现频率合成的方法已经逐渐被应用到通信、干扰机、雷达等领域，虽然采用这种方式来实现信号合成比较灵活，但该方式相较于基于专用DDS芯片的频率合成方式，其电路稳定性不及后者，偶尔会出现刚上电时无信号输出或频谱异常的现象，或是在-55℃至+85℃的结构工作温度范围内，在某些温度点输出的信号会出现噪声基底偏高或信号杂散偏高等异常现象。究其原因，是因为高速DAC工作时，其数据传输速率及数模转换速率非常高，在其工作过程中有多个因素都能导致数据流错位或同步性变差从而引发信号异常，比如说FPGA内部高速数据生成的时序、FPGA内部的布局布线、FPGA至DAC高速数据传输线等，而这些在环境温度发生变化时，都会发生细微的变化，当变化超出一定范围时，就有可能引发DAC输出信号异常的情况。
技术实现思路
本专利技术的目的在于提供一种提升高速DAC工作稳定度的结构及方法，克服或减轻现有技术的至少一个上述缺陷。本专利技术的目的通过如下技术方案实现：一种提升高速DAC工作稳定度的结构，包括时钟电路、DAC电路、控制电路、温度传感器、并串转换器，其中时钟电路、温度传感器、并串转换器、DAC电路四者均与控制电路连通，同时时钟电路、并串转换器也与DAC电路相连，温度传感器为控制电路传送环境温度参数，控制电路根据获得的环境温度参数调整控制电路输送给DAC电路的输入数据时钟与控制电路输出给并串转换器的快、慢时钟之间的相位关系，以使信号输出正常。优选地是，所述时钟电路是AD9516为核心的电路；所述控制电路、所述温度传感器、所述并串转换器三者集成到一片型号为XC5VSX95T的FPGA中；所述DAC电路是AD9739为核心的电路。一种提升高速DAC工作稳定度的方法，包括如下步骤：步骤一：将结构放进温箱，并将温箱的温度设置成结构工作的最低极限温度，待结构各部件达到最低极限温度时结构通电；步骤二：结构稳定后开始测试信号是否正常，如果正常则直接跳过，否则调整所述控制电路输送给所述DAC电路的输入数据时钟与所述控制电路输出给所述并串转换器的快、慢时钟之间的相对相位关系，直至信号正常，并记录三个时钟间的相位关系；步骤三：温箱温度上调1摄氏度，待结构各部件达到设定温度时结构通电，并重复步骤二；步骤四：重复步骤三直至结构的最高极限工作温度；步骤五：统计整个温度区间内，信号异常温度点以及异常温度点对应的三个时钟间的相对相位关系，将两者做成温度-相位查找表，并将表中数据写入所述控制电路的中；步骤六：所述控制电路时时读取所述温度传感器的温度信息，当读取的温度信息为异常温度点时，按照温度-相位查找表中该异常温度点所对应的三个时钟相位关系执行，当读取的信息为非异常温度点时按照结构预设的相位关系执行。优选地是，在DAC电路中预设通电后实施以下步骤：控制电路先通过SPI端口配置DAC电路，并使能DAC电路的失锁监控功能；然后等配置结束后，控制电路读取DAC电路反馈回来的数据信息，据此来判断DAC电路内部的数据接收、主控等电路是否已锁定，如果失锁则复位DAC电路，并通过SPI端口重新配置DAC电路，如此反复直至DAC电路内部的数据接收、主控等电路锁定成功。本专利技术所提供的一种提升高速DAC工作稳定度的结构及方法的有益效果在于，纠正了DAC输出信号偶发异常的问题，提高了工作的稳定性，并且实施简单、成本低廉。附图说明图1为本专利技术的结构原理框图。附图标记：1-时钟电路、2-控制电路、3-DAC电路、4-温度传感器、5-并串转换器。具体实施方式为使本专利技术实施的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行更加详细的描述。在附图中，自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。下面通过参考附图描述的实施例是示例性的，旨在用于解释本专利技术，而不能理解为对本专利技术的限制。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。下面结合附图对本专利技术的提升高速DAC工作稳定度的结构及方法做进一步详细说明。如图1所示，一种提升高速DAC工作稳定度的结构，包括时钟电路1、控制电路2、DAC电路3、温度传感器4、并串转换器5，时钟电路1选用AD9516为核心的电路，控制电路2、温度传感器4、并串转换器5三者选择集成到一片型号为XC5VSX95T的FPGA中，DAC电路3则选用AD9739为核心的电路。其中时钟电路1、DAC电路3、温度传感器4、并串转换器5四者均与控制电路2连通，同时时钟电路1、并串转换器5也与DAC电路3相连，温度传感器4为控制电路2传送环境温度参数，控制电路2根据获得的环境温度参数调整控制电路2输送给DAC电路3的输入数据时钟与控制电路2输出给并串转换器5的快、慢时钟之间的相位关系，以使信号输出正常。本专利技术的提升高速DAC工作稳定度的结构的连接关系如下：时钟电路1的控制电路时钟输出端1a连接到控制电路2的时钟输入端2a，时钟电路1的DAC时钟输出端1b连接到DAC电路3的时钟输入端3b，温度传感器4的温度数据输出端连接控制电路2的温度数据输入端2b,控制电路2的SPI控制信号输出端2c连接到DAC电路3的SPI控制信号输入端3c，控制电路2的DAC输入数据时钟输出端2d连接到DAC电路3的DAC输入数据时钟输入端3d，控制电路2的快时钟输出端2g连接到并串转换器5的快时钟输入端5a，控制电路2的慢时钟输出端2h连接到并串转换器5的慢时钟输入端5b，控制电路2的并行数据输出端2i连接到并串转换器5的并行数据输入端5c，并串转换器5的数据输出端5d连接到DAC电路3数据输入端3g,DAC电路3的DAC输出数据时钟输出端3e连接到控制电路2的DAC输出数据时钟输入端2e,DAC电路3的数据输出端3f连接到控制电路2的数据输入端2f,DAC电路3的模拟信号输出端3a即为最终的信号输出端。下面介绍本专利技术提升高速DAC工作稳定度的方法，包括如下步骤：步骤一：将结构放进温箱，并将温箱的温度设置成结构工作的最低极限温度，待结构各部件达到最低极限温度时结构通电。步骤二：结构稳定后开始测试信号是否正常，如果正常则直接跳过，否则调整控制电路2输送给DAC电路3的输入数据时钟与控制电路2输出给并串转换器5的快、慢时钟之间的相对相位关系，直至信号正常，并记录三个时钟间的相位关系。步骤三：温箱温度上调1摄氏度，保温足够长时间，结构通电并确保结构已经稳定，开始测试信号质量，如果正常，则直接跳过，否则调整控制电路输送给DAC的输入数据时钟与控制电路输出给并串转换器的快、慢时钟之间的相对相位关系，直至信号正常，记录上述三个时钟间的相位关系。步骤四：重复上一步直至温箱温度到达结构的最高极限工作温度。步骤五：步骤五：统计整个温度区间内，信号异常的温度点，及这些异常温本文档来自技高网...

【技术保护点】
一种提升高速DAC工作稳定度的结构，其特征在于，包括时钟电路(1)、控制电路(2)、DAC电路(3)、温度传感器(4)、并串转换器(5)，其中时钟电路(1)、DAC电路(3)、温度传感器(4)、并串转换器(5)四者均与控制电路(2)连通，同时时钟电路(1)、并串转换器(5)也与DAC电路(3)相连，温度传感器(4)为控制电路(2)传送环境温度参数，控制电路(2)根据获得的环境温度参数调整控制电路(2)输送给DAC电路(3)的输入数据时钟与控制电路(2)输出给并串转换器(5)的快、慢时钟之间的相位关系，以使信号输出正常。

【技术特征摘要】
1.一种提升高速DAC工作稳定度的结构，其特征在于，包括时钟电路(1)、控制电路(2)、DAC电路(3)、温度传感器(4)、并串转换器(5)，其中时钟电路(1)、DAC电路(3)、温度传感器(4)、并串转换器(5)四者均与控制电路(2)连通，同时时钟电路(1)、并串转换器(5)也与DAC电路(3)相连，温度传感器(4)为控制电路(2)传送环境温度参数，控制电路(2)根据获得的环境温度参数调整控制电路(2)输送给DAC电路(3)的输入数据时钟与控制电路(2)输出给并串转换器(5)的快、慢时钟之间的相位关系，以使信号输出正常。2.根据权利要求1所述的提升高速DAC工作稳定度的结构，其特征在于，所述时钟电路(1)是AD9516为核心的电路；所述控制电路(2)、所述温度传感器(4)、所述并串转换器(5)三者集成到一片型号为XC5VSX95T的FPGA中；所述DAC电路(3)是AD9739为核心的电路。3.一种根据权利要求1所述的提升高速DAC工作稳定度的方法，其特征在于，包括如下步骤：步骤一：将结构放进温箱，并将温箱的温度设置成结构工作的最低极限温度，待结构各部件达到最低极限温度时结构通电；步骤二：结构稳定后开始测试信号是否正常，如果正常则直接跳过，否则调整所述控制电路(2)输送给所述DAC电路(3)...

【专利技术属性】
技术研发人员：陆新权，陆珺，郭薇，
申请(专利权)人：中国航空工业集团公司雷华电子技术研究所，
类型：发明
国别省市：江苏,32