一种麦克风阵列信号处理系统及方法技术方案

本发明专利技术公开了一种麦克风阵列信号处理系统及方法，该系统包括：FPGA、CPU、主I2S、子I2S和麦克风阵列，其中：所述FPGA通过所述子I2S与所述麦克风阵列连接，所述CPU通过所述主I2S与所述FPGA连接，且所述主I2S采样频率是所述子I2S采样频率的整数倍。本发明专利技术通过FPGA实现了对多路麦克风阵列数据的并行处理，提高了系统对麦克风数据的汇聚能力；通过FPGA对音频数据进行编码，使CPU直接对编码数据进行处理，提高了CPU的处理速度；主I2S采样频率是子I2S采样频率的整数倍，使FPGA汇聚的多路音频数据能够有效传输到CPU，提高CPU的音频数据接收速度。通过使用FPGA克服了现有技术中采用多核处理器XMOS或I2S平台做多路麦克风阵列数据汇聚的方案，降低系统成本和功耗。

【技术实现步骤摘要】
一种麦克风阵列信号处理系统及方法
本专利技术涉及电气信号处理领域，尤其涉及一种麦克风阵列信号处理系统及方法。
技术介绍
近年来，随着阵列信号处理技术的日趋成熟，麦克风阵列正逐步应用于视频会议、大型舞台、车载系统、安防控制以及智能家居等语音信号处理系统中，应用的领域越来越广泛。在麦克风阵列的应用过程中，存在多路音频信号输入的问题，需要对输入的多路音频信号进行处理。在对多路音频信号的处理过程中存在系统复杂，电路成本高，应用不灵活等问题。现有技术中，常采用XMOS做多路脉冲密度调制(PulseDensityModulation，PDM)麦克风数据汇聚，但XMOS是多核微控制单元(MicrocontrollerUnit，MCU)系统，做多路PDM接口麦克风数据汇聚时，要做抽取滤波器来还原麦克风数据，这种方案成本高、功耗高、系统复杂，用多核MCU来完成这项工作属于大材小用。也有采用带有多路集成电路内置音频总线(Inter—ICSound，I2S)输入的处理器平台来完成多路麦克风数据的采集，但目前带有多路I2S输入的处理器平台不多，比如：瑞芯微电子Rockchip的RK3229和晶晨半导体amlogic的S905D等，这种方案的问题是方案只应用于对应的固定平台，一旦换成其他平台，则整个方案无法使用。
技术实现思路
有鉴于此，本专利技术的目的是提出一种麦克风阵列信号处理系统及方法，以提高麦克风数据汇聚能力，降低成本、降低功耗和简化编码。为实现上述目的，本专利技术采用如下技术方案：第一方面，本专利技术实施例提供了一种麦克风阵列信号处理系统，包括：FPGA、CPU、主I2S、子I2S和麦克风阵列，其中：所述麦克风阵列用于获取环境中的第一模拟音频数据，并将第一模拟音频数据转换为第一数字音频数据，发送给所述FPGA；所述FPGA通过所述子I2S与所述麦克风阵列连接，用于接收所述麦克风阵列发送的至少一路的第一数字音频数据，并将所述第一数字音频数据发送给所述CPU；所述CPU通过所述主I2S与所述FPGA连接，用于接收所述FPGA发送的第一数字音频数据，并对所述第一数字音频数据进行滤波和去噪处理，获取第二数字音频数据；其中，所述主I2S采样频率是所述子I2S采样频率的整数倍。进一步地，该系统还包括：ADC和扬声器，所述ADC与所述CPU连接，其中，所述CPU还用于：将所述第二数字音频数据转化为第二模拟音频数据，将所述第二模拟音频数据发送给所述ADC和所述扬声器；所述ADC用于获取所述CPU发送的第二模拟音频数据，并将所述第二模拟音频数据转换为第三数字音频数据；所述ADC与所述FPGA连接，用于将所述第三数字音频数据发送给所述FPGA，FPGA将所述第三数字音频数据与所述第一数字音频数据进行汇聚并发送给所述CPU；所述扬声器与所述CPU连接，用于接收所述CPU发送的所述第二模拟音频数据，根据所述第二模拟音频数据进行声音播放。进一步地，该系统还包括：编译码器、ADC和扬声器；编译码器，与所述CPU连接，接收所述CPU发送的所述第二数字音频数据，解码所述第二数字音频数据，得到第三模拟音频数据，并将所述第三模拟音频数据发送给所述ADC和扬声器；所述ADC与所述编译码器和所述FPGA连接，用于获取所述编译码器发送的第三模拟音频数据，并将所述第三模拟音频数据转换为第四数字音频数据，并将所述第四数字音频数据发送给所述FPGA，FPGA用于将所述第四数字音频数据与所述第一数字音频数据进行汇聚并发送给所述CPU；所述扬声器与所述编译码器连接，用于接收所述编译码器发送的所述第三模拟音频数据，根据所述第三模拟音频数据进行声音播放。可选地，所述麦克风阵列由MEMS数字麦克风组成。优选地，所述麦克风阵列包括：Invensense的ICS-43432或MEMSensing的MSM261S4737Z0A中的任意一种。进一步地，所述FPGA采用乒乓操作，当所述CPU读取乒路存储器数据时，所述FPGA把采集的所述第一数字音频数据写入乓路存储器；当所述CPU读取乓路存储器数据时，FPGA把采集的所述第一数字音频数据写入乒路存储器。进一步地，所述ADC还用于对所述第二模拟音频数据进行分压和滤波。第二方面，本专利技术实施例提供了一种麦克风阵列信号处理方法，由第一方面所述的系统实现，包括：麦克风阵列获取环境中的第一模拟音频数据，并将第一模拟音频数据转换为第一数字音频数据，并将所述第一数字音频数据发送给FPGA；所述FPGA接收所述麦克风阵列发送的第一数字音频数据，并将所述第一数字音频数据发送给CPU；所述CPU对所述第一数字音频数据进行滤波和去噪处理，获取第二数字音频数据。本专利技术的有益效果是：本专利技术提供的一种麦克风阵列信号处理系统及方法，该系统通过FPGA接收音频数据，对音频数据进行汇聚后发送给CPU，能够提高CPU的处理效率；主I2S采样频率是所述子I2S采样频率的整数倍，使FPGA汇聚的多路音频数据能够有效传输到CPU，提高CPU的音频数据接收速度。相比于现有技术中，通过多核处理器XMOS做多路麦克风数据汇聚，需要做抽取滤波器的技术手段，本专利技术提供的技术方案只需通过FPGA即可实现多路数据汇聚，降低了系统的成本、功耗和复杂性；相比于现有技术中，通过I2S平台做数据汇聚，对不同的I2S平台设计不同的实现方案的技术手段，本专利技术提供的技术方案只需通过一个FPGA芯片即可实现多路数据汇聚，方案简单且应用广泛，从而降低成本、功耗、系统复杂性和对平台的汇聚的依赖。本专利技术提供的技术方案能够对FPGA的简单逻辑编程实现多路音频数据的汇聚；通过FPGA实现了对多路麦克风阵列数据的并行处理，利用I2S总线实现对音频数据的快速传输；主I2S采样频率是子I2S采样频率的整数倍的设计，能够将FPGA汇聚的多路音频数据，实时传输到CPU进行音频数据处理。附图说明下面将通过参照附图详细描述本专利技术的示例性实施例，使本领域的普通技术人员更清楚本专利技术的上述及其他特征和优点，附图中：图1是本专利技术实施例一提供的一种麦克风阵列信号处理系统的结构框图；图2是本专利技术实施例二提供的一种麦克风阵列信号处理系统的结构框图；图3是本专利技术实施例三提供的一种麦克风阵列信号处理系统的结构框图；图4是本专利技术实施例四提供的一种麦克风阵列信号处理方法的流程示意图。具体实施方式下面结合附图并通过具体实施方式来进一步说明本专利技术的技术方案。可以理解的是，此处所描述的具体实施例仅仅用于解释本专利技术，而非对本专利技术的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本专利技术相关的部分而非全部结构。在不冲突的情况下，以下实施例和实施例中的特征可以相互组合。实施例一图1是本专利技术实施例一提供的一种麦克风阵列信号处理系统的结构框图。如图1所示，该系统包括：FPGA120、CPU130、主I2S、子I2S和麦克风阵列110，其中：麦克风阵列110用于获取环境中的第一模拟音频数据，并将第一模拟音频数据转换为第一数字音频数据，发送给FPGA120；FPGA120通过子I2S与麦克风阵列110连接，用于接收麦克风阵列110发送的至少一路的第一数字音频数据，并将第一数字音频数据发送给CPU130；CPU130通过主I2S与FPGA连接，用于接收FPGA120发送的第本文档来自技高网...

【技术保护点】
一种麦克风阵列信号处理系统，其特征在于，包括：FPGA、CPU、主I2S、子I2S和麦克风阵列，其中：所述麦克风阵列用于获取环境中的第一模拟音频数据，并将第一模拟音频数据转换为第一数字音频数据，发送给所述FPGA；所述FPGA通过所述子I2S与所述麦克风阵列连接，用于接收所述麦克风阵列发送的至少一路的第一数字音频数据，并将所述第一数字音频数据发送给所述CPU；所述CPU通过所述主I2S与所述FPGA连接，用于接收所述FPGA发送的第一数字音频数据，并对所述第一数字音频数据进行滤波和去噪处理，获取第二数字音频数据；其中，所述主I2S采样频率是所述子I2S采样频率的整数倍。

【技术特征摘要】
1.一种麦克风阵列信号处理系统，其特征在于，包括：FPGA、CPU、主I2S、子I2S和麦克风阵列，其中：所述麦克风阵列用于获取环境中的第一模拟音频数据，并将第一模拟音频数据转换为第一数字音频数据，发送给所述FPGA；所述FPGA通过所述子I2S与所述麦克风阵列连接，用于接收所述麦克风阵列发送的至少一路的第一数字音频数据，并将所述第一数字音频数据发送给所述CPU；所述CPU通过所述主I2S与所述FPGA连接，用于接收所述FPGA发送的第一数字音频数据，并对所述第一数字音频数据进行滤波和去噪处理，获取第二数字音频数据；其中，所述主I2S采样频率是所述子I2S采样频率的整数倍。2.根据权利要求1所述的系统，其特征在于，还包括：ADC和扬声器，所述ADC与所述CPU连接，其中，所述CPU还用于：将所述第二数字音频数据转化为第二模拟音频数据，将所述第二模拟音频数据发送给所述ADC和所述扬声器；所述ADC用于获取所述CPU发送的第二模拟音频数据，并将所述第二模拟音频数据转换为第三数字音频数据；所述ADC与所述FPGA连接，用于将所述第三数字音频数据发送给所述FPGA，FPGA将所述第三数字音频数据与所述第一数字音频数据进行汇聚并发送给所述CPU；所述扬声器与所述CPU连接，用于接收所述CPU发送的所述第二模拟音频数据，根据所述第二模拟音频数据进行声音播放。3.根据权利要求1所述的系统，其特征在于，还包括：编译码器、ADC和扬声器；编译码器，与所述CPU连接，接收所述CPU发送的所述第二数字音频数据，解码所述第二数字音频数据，得到第三模拟音频数据，并将所述第三模拟音频数据发送给所述ADC和扬声器；所述ADC与所述编译码器和所述FPGA连接，用于获取所述编译码器发送的第三模拟音频数据，并将所述第三模拟音频数据转换为第四数字音频数据，并将所述第四数字音频数据发送给所述FPGA，FPGA用于将所述第四数字音频数据与所述第一数字音频数据进行汇聚并发送给所述CPU；所述扬声器与所述编译码器连接，用于接收所述编译码器发送的所述第三模拟音频数据，根据所述第三模拟音频数据进行声音播放。4.根据权利要求1所述的系统，其特征在于，所述麦克风阵列由MEMS数字麦克风组成。5.根据权利要求4所述的系统，其特征在于，...

【专利技术属性】
技术研发人员：朱峰，孙荣，
申请(专利权)人：北京智能管家科技有限公司，
类型：发明
国别省市：北京,11