存储器及其形成方法、半导体器件技术

技术编号:16548907 阅读:51 留言:0更新日期:2017-11-11 12:57
本发明专利技术提供了一种存储器及其形成方法、半导体器件。通过形成具有预定高度差的隔离线和导电层,从而掩膜侧墙由隔离线中暴露出的侧壁扩展形成,自对准地覆盖导电层中位于存储节点接触区上的部分,进而在掩膜侧墙的掩膜作用下刻蚀导电层,能够自对准地形成存储节点接触。本发明专利技术提供的形成方法中,在制备存储节点接触时,利用光刻工艺定义隔离线的图形以间接地定义出存储节点接触的形成区域,有利于增加光刻工艺窗口,并使所形成的存储节点接触和存储节点接触区之间具备较小的接触电阻。

Memory and its forming method and semiconductor device

The present invention provides a memory and its forming method and semiconductor device. Having a predetermined separation line height difference and a conductive layer formed by the side wall, thereby masking film side wall by the isolation line exposed in extended form, self alignment to cover the conductive layer in the storage node contact area on the part of the conductive layer and etching mask mask effect in side wall, capable of self alignment the formation of the storage node contact. Forming method provided by the invention, in the preparation of the storage node contact, using lithography process definition isolation line graphics to indirectly define the formation region of the storage node contact, help to increase the lithography process window, and have smaller contact resistance between the storage node contact and storage node contact zone formed by the.

【技术实现步骤摘要】
存储器及其形成方法、半导体器件
本专利技术涉及半导体
,特别涉及一种存储器及其形成方法,以及一种半导体器件。
技术介绍
存储器通常包括存储电容器以及连接到所述存储元件的存储晶体管,所述存储电容器用来存储代表存储信息的电荷。所述存储晶体管中形成有源区、漏区和栅极结构。所述栅极结构连接至字线,用于控制所述源区和漏区之间的电流流动。所述源区用于构成位线接触区,用以连接至位线,所述漏区用于构成存储节点接触区,以连接至存储电容器。其中,在将所述存储节点接触区连接至所述存储电容器时,通常需在所述存储节点接触区上形成存储节点接触,以通过所述存储节点接触实现存储节点接触区和所述存储电容器之间的电性连接。目前,在形成存储节点接触时,一般是利用光刻工艺直接定义出存储节点接触的形成区域。即,利用光刻工艺直接界定出所形成的存储节点接触的尺寸和位置。然而,在利用上述方法形成存储节点接触时,则必然会面临着以下两个问题:1、由于需形成的存储节点接触的尺寸较小,从而在光刻工艺中,使定义出的存储节点接触的形成区域较小,进而极易导致光刻胶残留的问题;2、由于在光刻工艺中存在对准精度的问题,从而不可避免的会产生位置偏移的问题,使所定义出的存储节点接触的形成区域的位置产生偏差。而以上两个问题,将进一步导致后续所形成的存储节点接触与存储节点接触区之间无法充分接触,从而产生较大的接触电阻,这将对存储器的性能产生不利的影响。尤其是,随着器件尺寸的不断缩减,由于光刻工艺窗口的限制,而导致存储节点接触与存储节点接触区之间无法充分接触的问题将越发严重。
技术实现思路
本专利技术的目的在于提供一种存储器的形成方法,以增加光刻工艺的制程窗口,改善所形成的存储器中,其存储节点接触区和存储节点接触之间的接触电阻。为解决上述技术问题,本专利技术提供一种存储器的形成方法,包括:提供一衬底,在所述衬底中形成多个呈阵列式排布且沿预定方向延伸的有源区,所述有源区上形成有一第一接触区和多个延伸在所述预定方向上且位于所述第一接触区两侧的第二接触区;形成多条位线在所述衬底上,在垂直于所述位线的延伸方向上的两个相邻的所述第二接触区分别位于所述位线的两侧,以及在两个相邻的所述位线之间对应有多个所述第二接触区;形成多条隔离线在所述衬底上,所述隔离线对准地遮盖于所述第一接触区的位置,并且所述隔离线填充所述衬底同一列中位于相邻的所述位线之间且在相邻的所述第二接触区之间的区域,并覆盖所述位线中位于所述第一接触区上方的部分;形成一导电层在相邻的所述隔离线之间的衬底上,所述隔离线高于所述导电层,并形成一掩膜侧墙在所述隔离线朝向所述导电层的侧壁上,所述掩膜侧墙覆盖所述导电层中位于所述第二接触区上方的部分;以所述掩膜侧墙为掩膜刻蚀所述导电层,以去除所述导电层在相邻‐所述掩膜侧墙之间的部分,刻蚀后的所述导电层与所述第二接触区电性连接,用于构成存储节点接触。可选的,位于同一列中的所述有源区呈对齐排布,所述隔离线沿着列方向延伸。可选的,在部分去除所述导电层之后,还包括:形成一间隔绝缘层在所述衬底上的两个相邻列之间,以对所述隔离线之间相邻的所述导电层进行隔离。可选的,在所述衬底中还形成有多条字线,所述字线沿列方向延伸,所述隔离线更局部遮盖至所述字线。可选的,所述隔离线的形成方法包括:形成一隔离材料层在所述衬底上,所述隔离材料层为经过化学机械研磨工艺后的膜层,且所述隔离材料层覆盖所述位线;形成一掩膜层在所述隔离材料层上,所述掩膜层覆盖所述隔离材料层中对应于所述第一接触区的位置且沿着列方向延伸的部分;以及,以所述图形化的掩膜层为掩膜刻蚀所述隔离材料层,形成多条所述隔离线。可选的,所述导电层的形成方法,包括:形成一导电材料层在所述衬底上,所述导电材料层覆盖所述隔离线和相邻的隔离线之间的所述衬底;以及,执行回刻蚀工艺,以去除所述隔离线上方的所述导电材料层,并使刻蚀后的所述导电材料层低于所述隔离线,以构成所述导电层。可选的,所述导电层高于所述位线,在以所述掩膜侧墙为掩膜去除相邻列之间的所述导电层之后,还包括:去除所述位线上方的所述导电层,使刻蚀的位于所述位线两侧的所述导电层通过所述位线隔离。可选的,在垂直于所述隔离线的延伸方向上,所述隔离线的宽度尺寸大于等于所述第一接触区的对应宽度尺寸。本专利技术的另一目的在于提供一种存储器,包括:一衬底,在所述衬底中形成有多个呈阵列式排布且沿预定方向延伸的有源区,所述有源区上形成有一第一接触区和多个延伸在所述预定方向上且位于所述第一接触区两侧的第二接触区;多条位线,形成在所述衬底上,在垂直于所述位线的延伸方向上的两个相邻的所述第二接触区分别位于所述位线的两侧,以及在两个相邻的所述位线之间对应有多个所述第二接触区;多条隔离线,形成在所述衬底上,且对准地遮盖于所述第一接触区的位置,并且所述隔离线填充所述衬底同一列中位于相邻的所述位线之间且在相邻的所述第二接触区之间的区域,并覆盖所述位线中位于所述第一接触区上方的部分;以及,多个存储节点接触,设置在所述衬底上,并且由所述隔离线並沿著的所述位线之间的延伸方向形成,直至连接所述第二接触区;其中,所述存储节点接触的内侧面由所述隔离线的线轮廓界定,所述存储节点接触的两延伸侧面由相邻的所述位线之间的线轮廓界定,所述存储节点接触另具有一刻蚀侧面,所述刻蚀侧面在所述衬底上外形轮廓相吻合于所述存储节点接触的所述内侧面。可选的,位于同一列中的所述有源区呈对齐排布,所述隔离线沿着列方向延伸。可选的,所述存储器还包括:一间隔绝缘层,形成在所述衬底上的相邻隔离线之间,以对相邻的所述存储节点接触进行隔离。可选的,在所述衬底中还形成有多条字线,所述字线沿列方向延伸,所述隔离线更局部遮盖至所述字线可选的,在垂直于所述隔离线的延伸方向上,所述隔离线的宽度尺寸大于所述第一接触区的对应宽度尺寸。本专利技术的又一目的在于提供一种半导体器件,包括:一衬底,包括呈阵列式排布的第一引出区,两列相邻的所述第一引出区构成一引出区列组;多条行隔离线,设置在所述衬底上,同一列中的两个相邻的所述第一引出区分别位于所述隔离线的两侧,以及在两个相邻的所述隔离线之间对应有多个所述第一引出区;多条列隔离线,形成在所述衬底上的所述引出区列组中的两个列之间的区域;以及,多个导电接触,设置在所述衬底上,并且由所述列隔离线并沿着所述行隔离线之间的延伸方向上形成,直至连接至所述第一引出区;其中,所述导电接触的内侧面由所述列隔离线的线轮廓界定,所述导电接触的两延伸侧面由相邻的所述行隔离线之间的线轮廓界定,所述导电接触另具有一刻蚀侧面,所述刻蚀侧面在所述衬底上外形轮廓相吻合于所述导电接触的所述内侧面。可选的,所述半导体器件还包括:一间隔绝缘层,形成在所述衬底上的相邻的所述列隔离线之间,以对相邻的所述导电接触进行隔离。可选的,所述衬底还包括多个第二引出区;所述行隔离线包括一导体层和一绝缘层,所述绝缘层覆盖所述导体层;对应同一行隔离线排布的所述第二引出区与同一导体层电性连接。在本专利技术提供的存储器的形成方法中,通过形成具有高度差的隔离线和导电层,从而可利用隔离线在朝向导电层一侧的侧壁上自对准地形成一掩膜侧墙,并使所形成的掩膜侧墙能够覆盖存储节点接触区上的导电层。即,所述掩膜侧墙能够自对准的定义出存储节点接触的形成区域,本文档来自技高网...
存储器及其形成方法、半导体器件

【技术保护点】
一种存储器的形成方法,其特征在于,包括:提供一衬底,在所述衬底中形成多个呈阵列式排布且沿预定方向延伸的有源区,所述有源区上形成有一第一接触区和多个延伸在所述预定方向上且位于所述位线接触区两侧的第二接触区;形成多条位线在所述衬底上,在垂直于所述位线的延伸方向上的两个相邻的所述第二接触区分别位于所述位线的两侧,以及在两个相邻的所述位线之间对应有多个所述第二接触区;形成多条隔离线在所述衬底上,所述隔离线对准地遮盖于所述第一接触区的位置,并且所述隔离线填充所述衬底同一列中位于相邻的所述位线之间且在相邻的所述第二接触区之间的区域,并覆盖所述位线中位于所述第一接触区上方的部分;形成一导电层在相邻的所述隔离线之间的衬底上,所述隔离线高于所述导电层,并形成一掩膜侧墙在所述隔离线朝向所述导电层的侧壁上,所述掩膜侧墙覆盖所述导电层中位于所述第二接触区上方的部分;以及,以所述掩膜侧墙为掩膜刻蚀所述导电层,以去除所述导电层在相邻‐所述掩膜侧墙之间的部分,刻蚀后的所述导电层与所述第二接触区电性连接,用于构成存储节点接触。

【技术特征摘要】
1.一种存储器的形成方法,其特征在于,包括:提供一衬底,在所述衬底中形成多个呈阵列式排布且沿预定方向延伸的有源区,所述有源区上形成有一第一接触区和多个延伸在所述预定方向上且位于所述位线接触区两侧的第二接触区;形成多条位线在所述衬底上,在垂直于所述位线的延伸方向上的两个相邻的所述第二接触区分别位于所述位线的两侧,以及在两个相邻的所述位线之间对应有多个所述第二接触区;形成多条隔离线在所述衬底上,所述隔离线对准地遮盖于所述第一接触区的位置,并且所述隔离线填充所述衬底同一列中位于相邻的所述位线之间且在相邻的所述第二接触区之间的区域,并覆盖所述位线中位于所述第一接触区上方的部分;形成一导电层在相邻的所述隔离线之间的衬底上,所述隔离线高于所述导电层,并形成一掩膜侧墙在所述隔离线朝向所述导电层的侧壁上,所述掩膜侧墙覆盖所述导电层中位于所述第二接触区上方的部分;以及,以所述掩膜侧墙为掩膜刻蚀所述导电层,以去除所述导电层在相邻‐所述掩膜侧墙之间的部分,刻蚀后的所述导电层与所述第二接触区电性连接,用于构成存储节点接触。2.如权利要求1所述的存储器的形成方法,其特征在于,位于同一列中的所述有源区呈对齐排布,所述隔离线沿着列方向延伸。3.如权利要求2所述的存储器的形成方法,其特征在于,在部分去除所述导电层之后,还包括:形成一间隔绝缘层在所述衬底上的两个相邻列之间,以对所述隔离线之间相邻的所述存储节点接触进行隔离。4.如权利要求1所述的存储器的形成方法,其特征在于,在所述衬底中还形成有多条字线,所述字线沿列方向延伸,所述隔离线更局部遮盖至所述字线。5.如权利要求1所述的存储器的形成方法,其特征在于,所述隔离线的形成方法包括:形成一隔离材料层在所述衬底上,所述隔离材料层为经过化学机械研磨工艺后的膜层,且所述隔离材料层覆盖所述位线;形成一掩膜层在所述隔离材料层上,所述掩膜层覆盖所述隔离材料层中对应于所述第一接触区的位置且沿着列方向延伸的部分;以及,以所述图形化的掩膜层为掩膜刻蚀所述隔离材料层,形成多条所述隔离线。6.如权利要求1所述的存储器的形成方法,其特征在于,所述导电层的形成方法,包括:形成一导电材料层在所述衬底上,所述导电材料层覆盖所述隔离线和相邻的所述隔离线之间的所述衬底;以及,执行回刻蚀工艺,以去除所述隔离线上方的所述导电材料层,并使刻蚀后的所述导电材料层低于所述隔离线,以构成所述导电层。7.如权利要求6所述的存储器的形成方法,其特征在于,所述导电层高于所述位线,在以所述掩膜侧墙为掩膜去除相邻列之间的所述导电层之后,还包括:去除所述导电层中位于所述位线上方的部分,使刻蚀后的位于所述位线两侧的所述导电层通过所述位线电性隔离。8.如权利要求1至7任一项所述的存储器的形成方法,其特征在于,在垂直于所述隔离线的延伸方向上,所述隔离线的宽度尺寸大于等于所述第一接触区的对应宽度尺寸。9.一种存储器,其特征在于,包括:一衬底,在所述衬底中形成有...

【专利技术属性】
技术研发人员:不公告发明人
申请(专利权)人:睿力集成电路有限公司
类型:发明
国别省市:安徽,34

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1