半导体装置结构制造方法及图纸

提供半导体装置结构及其制造方法，半导体装置结构包含基底及导电焊垫形成于基底之上。半导体装置结构包含保护层形成于导电焊垫之上，且保护层具有沟槽。半导体装置结构包含导电结构形成于沟槽内且形成于保护层上。导电结构电性连接于导电焊垫，且导电结构具有内凹顶面，内凹顶面的最低点高于保护层的顶面。

Semiconductor device structure

A semiconductor device structure and a manufacturing method thereof are provided. The semiconductor device structure comprises a substrate and a conductive pad formed on the substrate. The semiconductor device structure comprises a protective layer formed on the conductive pad, and the protective layer has a groove. The semiconductor device structure includes a conductive structure formed in the trench and formed on the protective layer. The conductive structure is electrically connected to the conductive pad, and the conductive structure has an inner concave top surface, and the lowest point of the concave top surface is higher than the top surface of the protective layer.

【技术实现步骤摘要】

本专利技术实施例有关于半导体技术，特别有关于半导体装置的结构及其制造方法。
技术介绍
半导体装置使用在各种电子应用中，如：个人电脑、手机、数字相机及其它电子设备。半导体装置的制造通常是通过依序地沉积绝缘或介电层、导电层及半导体层的材料于半导体基底，以及使用微影技术将前述各种材料层图案化，以形成电路部件及元件于半导体基底上而达成。许多集成电路通常于单一半导体晶片上制造，且晶片上的个别晶粒通过沿着切割线在集成电路之间进行切割而单一化。举例而言，在多芯片模组中或在其它类型的封装中，个别的晶粒通常是分别地封装。晶片级封装(waferlevelpackage，WLP)结构是作为电子产品的半导体组件的封装结构的其中的一。愈来愈多的输入输出(input-output，I/O)电性接触结合对高效能集成电路愈来愈多的要求，已发展出扇出型(fan-out)晶片级封装结构，其使得输入输出电性接触的密集度能够达到最小间距的减轻(pitchrelief)。虽然现存的晶片级封装结构及制造晶片级封装的方法已大致上满足它们预期的目的，但它们在各方面还未完全令人满意。
技术实现思路
在一些实施例中，提供半导体装置结构。半导体装置结构包含基底及形成于基底之上的导电焊垫。半导体装置结构还包含保护层形成于导电焊垫之上，且保护层具有沟槽。半导体装置结构更包含导电结构可接近地安排穿过保护层的沟槽且与导电焊垫电性连接，且导电结构具有弯曲的顶面，其界定出顶点，且弯曲顶面的顶点高于保护层的顶面。在另一些实施例中，提供半导体装置结构。半导体装置结构包含基底及形成于基底之上的导电焊垫。半导体装置结构还包含导电结构形成于导电焊垫之上，并且导电结构与导电焊垫电性连接，导电结构具有弯曲的顶面，其界定出顶点。半导体装置结构更包含晶种层形成于导电结构上，晶种层与导电结构直接接触，并且晶种层具有弯曲底面。半导体装置结构也包含后钝化互连(PPI)结构形成于晶种层之上，且后钝化互连结构具有弯曲底面。在又一些实施例中，提供半导体装置结构的形成方法。此方法包含形成多个晶粒于第一晶片的第一基底之上，及形成导电结构于其中一个晶粒之上，其中导电结构界定出弯曲顶面。此方法还包含形成焊接材料在导电结构上，且透过焊接材料对导电结构进行功能测试。此方法更包含通过蚀刻制程移除焊接材料，使得在蚀刻制程之后，导电结构的弯曲顶面保留在导电结构上。附图说明为了让本专利技术实施例的各个观点能更明显易懂，以下配合所附附图作详细说明。应该注意，根据工业中的标准范例，各个部件(feature)未必按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。图1A-1I是根据本专利技术的一些实施例，显示形成半导体装置结构的各阶段的剖面示意图。图2A是根据本专利技术的一些实施例，显示图1F的A区的放大剖面示意图。图2B是根据本专利技术的一些实施例，显示图1H的B区的放大剖面示意图。图3是根据本专利技术的一些实施例，显示半导体装置结构的剖面示意图。图4是根据本专利技术的一些实施例，显示晶片上的晶粒(die-on-wafer)结构。图5A-5E是根据本专利技术的一些实施例，显示扇出型晶片级封装结构。图6是根据本专利技术的一些实施例，显示图5C的C区的放大剖面示意图。【符号说明】10～第一晶粒；15～挑选/放置机；20～第二晶粒；22～探针；40～蚀刻制程；50～切割线；100～第一晶片；102～基底；104～装置元件；110～第一层间介电层；120～第二层间介电层；130～金属间介电层；132～第一金属层；133～介层窗；134～第二金属层；137、157～开口；140～绝缘层；142～导电焊垫；150～保护层；160～导电结构；160a～边缘部分；160b～中间部分；162～焊接材料；200～第二晶片；202～第二基底204～附着层206～基础层208～晶种层210～封装层214～导电柱结构216～贯穿整合型扇出型导孔；230～第一钝化层；231～第一界面；232～晶种层；233～第二界面；234～后钝化结构；236～凸块下金属层；238～电连接器；240～第二钝化层；250～电连接器；260～顶封装结构；262～封装基底；264～半导体晶粒；302～载体；A～A区；B～B区；C～C区；D1～第一深度；D2～第二深度；H1～第一高度；H2～第二高度；P、R～最低点。具体实施方式以下揭露内容提供了许多用于实现在此所提供的标的的不同部件(feature)的不同实施例或范例。以下描述各部件及其排列方式的具体范例，以简化本专利技术实施例的说明。当然，这些仅仅是范例，而不在于限制本专利技术实施例的保护范围。例如，在以下描述中，在第二部件上方或其上形成第一部件，可以包含第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包含在第一部件和第二部件之间形成额外的部件，使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术实施例可在各个范例中重复附图标记及/或字母。此重复是为了简单和清楚的目的，其本身并非用于指定所讨论的各个实施例及/或配置之间的关系。以下描述一些实施例的变化。在各个不同示意图及说明的实施例中，使用类似的数字来标注类似的元件。应当理解的是，可在下述方法之前、之中及之后提供额外的操作，且方法中所描述的一些操作可为了此方法的其它实施例而被取代或移除。在此提供半导体装置结构及其形成方法的一些实施例。根据本专利技术的一些实施例，图1A-1I是显示形成半导体装置结构的各阶段的剖面示意图，此半导体装置结构应用于晶片级封装。参照图1A，接收第一晶片100，且第一晶片100包含基底102。基底102可由硅或其它半导体材料制成；其他种类或是附加地，基底102可包含其它元素半导体材料，例如锗(germanium)。在一些实施例中，基底102由化合物半导体制成，例如：碳化硅(siliconcarbide)、砷化镓(galliumarsenic)、砷化铟(indiumarsenide)或磷化铟(indiumphosphide)。在一些实施例中，基底102由合金半导体制成，如：硅锗(silicongermanium)、碳化硅锗(silicongermaniumcarbide)、磷化镓砷(galliumarsenicphosphide)或磷化镓铟(galliumindiumphosphide)。在一些实施例中，基底102包含外延层，例如，基底102具有外延层叠加在主体半导体上。第一层间介电(inter-layerdielectric，ILD)层110形成于基底102之上，且第二层间介电层120形成于第一层间介电层110之上。在一些实施例中，第一层间介电层110由氧化硅(SiOx)、氮化硅(SixNy)、氮氧化硅(SiON)或前述的组合制成。在一些实施例中，第二层间介电层120是由氧化硅(SiOx)、氮化硅(SixNy)、氮氧化硅(SiON)或前述的组合制成。在一些实施例中，第一层间介电层110是通过电镀(plating)、无电解电镀(electrolessplating)、溅镀(sputtering)或化学气相沉积法(chemicalvapordeposition，CVD)形成。在一些实施例中，第二层间介电层120是通过电镀、无电解电镀、溅镀或化本文档来自技高网...

【技术保护点】
一种半导体装置结构，包括：一基底；一导电焊垫，形成于该基底之上；一保护层，形成于该导电焊垫之上，其中该保护层具有一沟槽；以及一导电结构，可接近地安排穿过该保护层的该沟槽且电性连接于该导电焊垫，其中该导电结构具有一弯曲顶面界定出一顶点，且该弯曲顶面的该顶点高于该保护层的一顶面。

【技术特征摘要】
2016.04.28 US 62/328,854;2016.10.07 US 15/288,0411.一种半导体装置结构，包括：一基底；一导...

【专利技术属性】
技术研发人员：蔡佩君，张纬森，郭庭豪，蔡豪益，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71