半导体结构及其制造方法技术

本发明专利技术提供了半导体结构及其制造方法。半导体结构包括底电极通孔(BEVA)、位于BEVA上的再生层以及位于再生层上方的磁性隧道结(MTJ)层。BEVA包括位于BEVA的沟槽的底部和侧壁上方的衬垫层以及位于衬垫层上方的电镀的铜，填充BEVA的沟槽。再生层覆盖衬垫层的顶面和电镀的铜的顶面。

Semiconductor structure and manufacturing method thereof

The present invention provides a semiconductor structure and a method of manufacturing the semiconductor structure. The semiconductor structure consists of a bottom electrode through hole (BEVA), a regenerative layer located on the BEVA, and a magnetic tunnel junction (MTJ) layer above the regeneration layer. BEVA consists of the bottom of the groove at the bottom of the BEVA and the backing layer over the side wall, and the electroplated copper above the pad layer, filling the groove of the BEVA. The regeneration layer covers the top surface of the backing layer and the top of the electroplated copper.

【技术实现步骤摘要】
半导体结构及其制造方法
本专利技术的实施例涉及半导体结构及其制造方法。
技术介绍
半导体使用在用于包括收音机、电视机、移动电话和个人计算设备的电子应用的集成电路中。已知的半导体器件的一种类型是诸如动态随机存取存储器(DRAM)或闪存器(两者都是利用电荷存储信息)的半导体存储器件。在半导体存储器器件中的一个最近的发展涉及自旋电子，它结合了半导体技术以及磁性材料和器件。电子的自旋极化，而不是电子的电荷，是用来表示“1”或“0”的状态。这样的自旋电子器件是自旋力矩转移(STT)磁性隧道结(MTJ)器件。MTJ器件包括自由层、隧道层和钉扎层。通过施加穿过隧道层的电流可以逆转自由层的磁化方向，这将导致自由层内注入的极化电子对自由层的磁化施加所谓的自旋力矩。钉扎层具有固定的磁化方向。当电流从自由层至钉轧层的方向流动时，电子在相反的方向流动，即，从钉轧层到自由层。在经过钉轧层后，电子被极化至与钉轧层相同的磁化方向；流动穿过隧道层；并且然后进入并积聚在自由层中。最终，自由层的磁化平行于钉扎层的磁化，且MTJ器件将处于低电阻状态。电流引起的电子注入称作主要注入。当施加从钉扎层流动至自由层的电流时，电子在从自由层至钉扎层的方向流动。具有与钉轧层的磁化方向相同的极化的电子能够流动穿过隧道层并且进入钉轧层。相反地，具有不同于钉轧层的磁化的极化的电子将被钉轧层反射(阻挡)并且将在自由层中积聚。最终，自由层的磁化变成与钉扎层的磁化反平行，且MTJ器件将处于高电阻状态。由电流引起的各自的电子注入称为次要注入。
技术实现思路
本专利技术的实施例提供了一种半导体结构，包括：底电极通孔(BEVA)，包括：衬垫层，位于所述底电极通孔的沟槽的底部和侧壁上方；以及电镀的铜，位于所述衬垫层上方，填充所述底电极通孔的所述沟槽；再生层，位于所述底电极通孔上；以及磁性隧道结(MTJ)层，位于所述再生层上方；其中，所述再生层覆盖所述衬垫层的顶面和所述电镀的铜的顶面。本专利技术的另一实施例提供了一种半导体结构，包括：逻辑区；以及存储器区，包括：第N金属层；第(N+M)金属层，位于所述第N金属层上方，N和M是正整数；以及磁性随机存取存储器(MRAM)结构，位于所述第N金属层和所述第(N+M)金属层之间，其中，所述磁性随机存取存储器结构包括铜。本专利技术的又一实施例提供了一种制造半导体结构的方法，所述方法包括：在介电层中形成底电极通孔(BEVA)孔；在所述底电极通孔孔上方形成衬垫层；在所述衬垫层上电镀铜并且填充所述底电极通孔孔；在所述铜上方实施第一平坦化；以及在所述铜上方形成磁性隧道结(MTJ)层。附图说明当结合附图进行阅读时，从以下详细描述可最佳地理解本专利技术的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。图1A是根据本专利技术的一些实施例的半导体结构的截面图。图1B是根据本专利技术的一些实施例的半导体结构的截面图。图2是根据本专利技术的一些实施例的半导体结构的截面图。图3是根据本专利技术的一些实施例的在一个操作中制造的半导体结构的截面图。图4A至图4K是根据本专利技术的一些实施例的在各个操作中制造的第一半导体结构的截面图。图5A至图5E是根据本专利技术的一些实施例的在各个操作中制造的第二半导体结构的截面图；图6至图14是根据本专利技术的一些实施例的在接着图4A至图4K的各个操作中制造的第一半导体结构的截面图。具体实施方式以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。而且，为了便于描述，在此可以使用诸如“在…下方”、“在…下面”、“下”、“在…之上”、“上”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。尽管描述本专利技术宽泛范围的数值范围和参数是近似值，在具体实例中描述的数值尽可能精确地报道。然而，任何数值固有地包含某些必然误差，该误差由在各自的测试测量结果中发现的标准偏差产生。同样，正如此处使用的术语“约”一般意味着在给定值或范围的10％、5％、1％或0.5％内。可选地，术语“约”意味着在本领域普通技术人员可以考虑到的可接受的平均标准误差内。除了在操作/工作的实例中，或除非另有明确规定，所有的数值范围、总额、值和百分比，例如用于材料数量、持续时间、温度、操作条件、数额以及本专利技术此处公开的其他型似物，应该被理解为在所有情况下被术语“约”修改。因此，除非有相反规定，本专利技术和所附权利要求所描述的数值参数是可以根据要求改变的近似值。至少，每个数值参数应该至少被解释为根据报告的有效数字的数目，并应用普通的四舍五入技术。此处范围可以表示为从一个端点到另一个端点或在两个端点之间。此处公开的所有范围包括端点，除非另有说明。CMOS结构中的嵌入式MRAM单元已经不断地发展。具有嵌入式MRAM单元的半导体电路包括MRAM单元区和与MRAM单元区分开的逻辑区。例如，MRAM单元区可以定位在上述半导体电路的中心处，而逻辑区可以定位在半导体电路的周围。注意，前面的陈述并不旨在进行限制。在本专利技术的预期范围中包括关于MRAM单元区和逻辑区的其他布置。在MRAM单元区中，晶体管结构可以设置在MRAM结构下。在一些实施例中，MRAM单元嵌入在后段制程(BEOL)操作中制备的金属化层中。例如，在MRAM单元区和逻辑区中的晶体管结构设置在在前段制程操作中制备的常用半导体衬底中，并且在一些实施例中上述两个区域中的晶体管结构大致相同。MRAM单元可以嵌入在金属化层的任何位置，例如，在平行于半导体衬底的表面水平地分布的相邻的金属线层之间。例如，嵌入式MEAM可以位于MRAM单元区中的4th金属线层和第五金属线层之间。水平地转移到逻辑区，第四金属线层经由第四金属通孔连接到第五金属线层。换言之，考虑到MRAM单元区和逻辑区，嵌入式MRAM占有至少一部分第五金属线层和第四金属通孔的厚度。此处提供的金属线层的数量不进行限制。通常地，本领域普通技术人员可以理解，MRAM位于第N金属线层和第(N+1)金属线层之间，其中N是大于或等于1的整数。嵌入式MRAM包括由铁磁材料构成的磁性隧道结(MTJ)。底电极和顶电极电耦接至MTJ以用于信号/偏压传输。接着先前提供的实例，底电极进一步连接至第N金属线层，而顶电极进一步连接至第(N+1)金属线层。通常地，MRAM的底电极包括底电极通孔(BEVA)和处于BEVA之上而MTJ之下的部分。由于高度粗糙的BEVA表面会将所述的形态携带至MTJ层，因此BEVA的表面粗糙度是至关本文档来自技高网...

【技术保护点】
一种半导体结构，包括：底电极通孔(BEVA)，包括：衬垫层，位于所述底电极通孔的沟槽的底部和侧壁上方；以及电镀的铜，位于所述衬垫层上方，填充所述底电极通孔的所述沟槽；再生层，位于所述底电极通孔上；以及磁性隧道结(MTJ)层，位于所述再生层上方；其中，所述再生层覆盖所述衬垫层的顶面和所述电镀的铜的顶面。

【技术特征摘要】
2016.04.15 US 15/130,0651.一种半导体结构，包括：底电极通孔(BEVA)，包括：衬垫层，位于所述底电极通孔的沟槽的底部和侧壁上方...

【专利技术属性】
技术研发人员：庄学理，沈桂弘，匡训冲，蔡正原，李汝谅，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71