The invention provides a method for testing the BIST logic circuit, low power consumption, memory chip and electronic equipment, which is used to test the memory chips with low power consumption of the BIST logic circuit includes a control unit, testing unit, control unit receives the test excitation signal is generated when the state signal to be used to test the characterization of test steps, output to test unit; testing unit used in power on state according to the test signal generation for sequential state information characterization test step timing, and timing according to the state information of the memory to execute the test steps to be measured. By setting the control unit test status signal normally open area, in a low power mode, the control unit in the power on state, continuous test unit is not power, can save the test signal, the test unit can continue to perform the test according to the test signal, low power consumption can be guaranteed in the test at the same time, greatly reduced the chip power consumption in low power mode.
【技术实现步骤摘要】
BIST逻辑电路、低功耗芯片、存储器的测试方法及电子设备
本申请涉及集成电路测试领域,尤其涉及一种BIST逻辑电路、低功耗芯片、存储器的测试方法及电子设备。
技术介绍
随着设计与制造技术的发展,集成电路设计从晶体管的集成发展到逻辑门的集成,现在又发展到IP的集成,即SOC(System-on-a-Chip)设计技术。SOC芯片是可以根据用户需求进行订制的集成电路,可以有效地降低电子/信息系统产品的开发成本,缩短开发周期,提高产品的竞争力。SOC芯片在完成封装后需要对内部的数字逻辑和某些特定逻辑执行测试,根据测试结果筛选出功能正常的芯片。这些测试中就包括对内部存储器的测试,存储器的测试大多采用BIST(builtinselfbuilt,内建自测试)的方式。存储器的BIST方式是在芯片设计阶段将存储器的测试逻辑放在芯片内部。芯片流片之后在ATE(automatictestequipment,自动测试装置)上测试时只需要给出测试激励信号,芯片会自动完成存储器的测试,并给出测试结果。存储器测试采用BIST方式提高了测试的可靠性,大大降低了测试时间。由于ATE测试费用是按照时间计费的,所以SOC芯片的测试成本会明显减小。随着穿戴设备的兴起,低功耗芯片的需求越来越大,目前是通过在芯片内部划分电源区域:常开区域(Alwaysondomain)和可通断区域(Powerdowndomain),通过将某些单元(例如,存储器等)设置在可通断区域、增加低功耗模式以降低芯片功耗。然而,在低功耗模式下存储器的外围电路会断电,如果将BIST逻辑电路也放置在可通断区域中,如图1a所示,则 ...
【技术保护点】
一种用于对低功耗芯片中的存储器进行测试的BIST逻辑电路,所述低功耗芯片的电源区域包括常开区域Always on domain和可通断区域Power down domain,所述存储器设置在可通断区域,其特征在于,所述BIST逻辑电路包括:设置在常开区域的控制单元和设置在可通断区域的测试单元;所述控制单元用于接收外部设备发送的测试激励信号,并根据所述测试激励信号生成用于表征待测试步骤的测试状态信号,输出至所述测试单元;所述测试单元用于在上电后根据所述测试状态信号生成用于表征待测试步骤时序的时序状态信息,并根据所述时序状态信息对所述存储器执行所述待测试步骤。
【技术特征摘要】
1.一种用于对低功耗芯片中的存储器进行测试的BIST逻辑电路,所述低功耗芯片的电源区域包括常开区域Alwaysondomain和可通断区域Powerdowndomain,所述存储器设置在可通断区域,其特征在于,所述BIST逻辑电路包括:设置在常开区域的控制单元和设置在可通断区域的测试单元;所述控制单元用于接收外部设备发送的测试激励信号,并根据所述测试激励信号生成用于表征待测试步骤的测试状态信号,输出至所述测试单元;所述测试单元用于在上电后根据所述测试状态信号生成用于表征待测试步骤时序的时序状态信息,并根据所述时序状态信息对所述存储器执行所述待测试步骤。2.如权利要求1所述的BIST逻辑电路,其特征在于,所述测试单元还用于在执行完所述待测试步骤之后输出测试完成信号,并当所述待测试步骤不是测试流程中的最后一个步骤时将所述测试完成信号发送至所述控制单元。3.如权利要求2所述的BIST逻辑电路,其特征在于,所述控制单元用于在接收到所述测试完成信号时,根据所述测试完成信号更新所述测试状态信号,并将更新后的测试状态信号发送至所述测试单元。4.如权利要求3所述的BIST逻辑电路,其特征在于,所述控制单元根据接收的测试完成信号生成控制可通断区域断电或通电的电信号。5.如权利要求1所述的BIST逻辑电路,其特征在于,所述测试状态信号包括测试流程子信号和测试时序子信号;所述测试单元包括流程识别器、时序发生器、校验器;所述流程识别器用于根据测试流程子信号生成用于表征测试流程的流程识别信号,并将所述流程识别信号发送至所述时序发生器;所...
【专利技术属性】
技术研发人员:滕立伟,于岗,
申请(专利权)人:青岛海信电器股份有限公司,
类型:发明
国别省市:山东,37
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。