一种基于FPGAIdelay高精度脉冲激光测距方法技术

本发明专利技术属于激光测距技术领域，公开了一种基于FPGA Idelay高精度脉冲激光测距方法，该方法采用FPGA中的Idelay对不同的管腿设置不同的延时，然后用同一时钟对不同管腿进行采样，在脉冲到来时刻进行锁存，实现精确测时，测时精度可达65皮秒，对应测距精度为9.75毫米。

A high precision pulsed laser ranging method based on FPGAIdelay

The invention belongs to the technical field of laser ranging, discloses a FPGA Idelay high precision pulsed laser ranging method based on the method of using FPGA in the Idelay set different delay time on different pins, and then use the same clock samples of different tube legs, in the pulse arrival moment latch to achieve precise measurement when the measuring precision can reach 65 picoseconds, ranging accuracy corresponds to 9.75 mm.

【技术实现步骤摘要】
一种基于FPGAIdelay高精度脉冲激光测距方法
本专利技术属于激光测距
，涉及一种基于FPGAIdelay高精度脉冲激光测距方法。
技术介绍
目前激光脉冲测距法利用脉冲激光器发射一个或一列很窄的激光脉冲，通过测量回波与发射主波之间的脉冲延迟时间来测量距离，如图1所示即测量飞行时间法。在灵敏度足够和不产生测距模糊的情况下，其最大测量距离为：式中：c是光速，Tr是激光往返于发射器和目标之间的飞行时间，在这里它等于发射脉冲的重复周期；fr是激光发射脉冲的重复频率。时间间隔测量电路的主要作用是准确测量激光主波信号和回波信号之间的时间间隔。目前脉冲测距时间测量方法主要是数字插入法。数字插入法是在数字法的基础上，通过插入法提高测量精度。这种方法利用FPGA内部逻辑单元实现延迟线，如图2所示，而FPGA的分段式布线决定其延迟的不可预测性，在采用FPGA时，为了减小逻辑单元连线所带来的延迟，这部分电路需要采取人工布局，布线并锁定的手段实现。另外，不同速度等级的器件，其基本的延迟单元也不一样。另外采用FPGA采用内部逻辑单元实现延迟，这种办法受温度的影响比较大。
技术实现思路
(一)专利技术目的本专利技术的目的是：提供一种基于FPGAIdelay实现高精度脉冲激光测距方法，用于激光脉冲测距，提高测距精度。(二)技术方案为了解决上述技术问题，本专利技术提供一种基于FPGAIdelay高精度脉冲激光测距系统，其包括激光发射模块、激光接收模块和数据处理模块。激光发射模块用于发射测距激光，激光接收模块接收反射激光，数据处理模块包括XilinxFPGA，测距激光作为主波信号依次传输给FPGA的n个主波管腿，反射激光作为回波信号依次传输给FPGA的n个回波管腿，同时利用FPGA的高速时钟对主波信号和回波信号进行粗计数，计数结果记为N，并在高速时钟的每一个上升沿分别对n个主波管腿和n个回波管腿进行采样，如果检测到有大于等于一个管腿为高电平，则对采样结果进行锁存；最后，对主波信号的采样结果进行时间反演t1，对回波信号的采样结果进行时间反演t2，N*2+t1+t2再乘以光速的一半即得到测距结果。其中，所述FPGA有31个主波管腿和31个回波管腿。其中，所述主波信号依次传输给相邻的2个主波管腿之间的时间间隔为65皮秒，回波信号依次传输给相邻的2个回波管腿之间的时间间隔为65皮秒。其中，所述高速时钟采用的500M高速时钟。本专利技术还提供一种基于FPGAIdelay高精度脉冲激光测距方法，其包括以下步骤：步骤1：测距激光作为主波信号依次进入FPGA的主波管腿1-主波管腿31；步骤2：反射激光作为回波信号依次进入FPGA的回波管腿1-回波管腿31；步骤3：利用高速时钟对进入主波管腿1的主波信号和进入回波管腿1的回波信号分别进行粗计数，计数结果记为N；步骤4：在FPGA中，在高速时钟的每一个上升沿对主波信号的31个主波管腿进行采样，如果检测到有大于等于一个管腿为高电平，则对主波采样结果进行锁存；步骤5：在FPGA中，在高速时钟的每一个上升沿对回波信号的31个回波管腿进行采样，如果检测到有大于等于一个管腿为高电平，则对计数结果N和回波采样结果进行锁存；步骤6：对主波的采样结果进行时间反演t1，对回波的采样结果进行时间反演t2；步骤7：N*2+t1+t2得到测时结果T，T乘以光速的一半得到测距结果。其中，步骤1中，所述主波管腿1-主波管腿31共31个管腿依次紧邻，保证主波信号依次进入这31个管腿，即主波信号先进入主波管腿1，再进入主波管腿2，......，最后进入主波管腿31。其中，步骤1中，利用XilinxFPGA的ChipSync技术，调用FPGA内部可编程IDELAY资源，对主波管腿分别采用Idelay进行不同延时设置，主波管腿1-主波管腿31延迟分别对应为0-30节拍，即主波管腿1延迟为0节拍，主波管腿2延迟为1节拍，波管腿3延迟为2节拍，......，主波管腿31延迟为30节拍，每个节拍延时为65皮秒。其中，步骤2中，所述回波管腿1-回波管腿31共31个管腿依次紧邻，保证回波信号依次进入这31个管腿，即回波信号先进入回波管腿1，再进入回波管腿2，......，最后进入回波管腿31。其中，步骤2中，对回波管腿分别采用Idelay进行不同延时设置，回波管腿1-回波管腿31延迟分别对应为0-30节拍，即回波管腿1延迟为0节拍，回波管腿2延迟为1节拍，回波管腿3延迟为2节拍，......，回波管腿31延迟为30节拍，每个节拍延时为65皮秒。其中，步骤3中，高速时钟采用的是500M高速时钟，每一个计数值为2纳秒。(三)有益效果上述技术方案所提供的基于FPGAIdelay高精度脉冲激光测距方法，利用XilinxFPGA的ChipSync技术，调用FPGA内部可编程IDELAY资源，对不同管脚进行Idelay时延设置，时延最小单元为65皮秒，时延精度高，不受温度变化的影响，测距精度高，达到9.75毫米。附图说明图1为现有技术中激光测距时序图。图2为现有技术中FPGA内部逻辑单元实现延迟线。图3为本专利技术实施例FPGAIdelay激光测距方法硬件连接示意图。具体实施方式为使本专利技术的目的、内容、和优点更加清楚，下面结合附图和实施例，对本专利技术的具体实施方式作进一步详细描述。如图3所示，本实施例首先提供一种基于FPGAIdelay高精度脉冲激光测距系统，其包括激光发射模块、激光接收模块和数据处理模块。激光发射模块用于发射测距激光，激光接收模块接收反射激光，数据处理模块包括XilinxFPGA，测距激光作为主波信号依次传输给FPGA的n个主波管腿，反射激光作为回波信号依次传输给FPGA的n个回波管腿，同时利用FPGA的高速时钟对主波信号和回波信号进行粗计数，计数结果记为N，并在高速时钟的每一个上升沿分别对n个主波管腿和n个回波管腿进行采样，如果检测到有大于等于一个管腿为高电平，则对采样结果进行锁存；最后，对主波信号的采样结果进行时间反演t1，对回波信号的采样结果进行时间反演t2，N*2+t1+t2再乘以光速的一半即得到测距结果。本实施例中，FPGA有31个主波管腿和31个回波管腿。主波信号依次传输给相邻的2个主波管腿之间的时间间隔为65皮秒，回波信号依次传输给相邻的2个回波管腿之间的时间间隔为65皮秒。高速时钟采用的500M高速时钟。进一步地，本专利技术还提供一种基于FPGAIdelay高精度脉冲激光测距方法，其包括以下步骤：步骤1：测距激光作为主波信号依次进入FPGA的主波管腿1-主波管腿31；其中，主波管腿1-主波管腿31共31个管腿依次紧邻，保证主波信号依次进入这31个管腿，即主波信号先进入主波管腿1，再进入主波管腿2，......，最后进入主波管腿31；31个管腿依次紧邻能够实现较小传输时间延迟和延迟的一致性。本步骤中，利用XilinxFPGA的ChipSync技术，调用FPGA内部可编程IDELAY资源，对主波管腿分别采用Idelay进行不同延时设置，主波管腿1-主波管腿31延迟分别对应为0-30节拍，即主波管腿1延迟为0节拍，主波管腿2延迟为1节拍，波管腿3延迟为2节拍，......，主波管腿31延迟为30节拍，每个节拍延时为65皮秒，实现相邻的2个主波管本文档来自技高网...

【技术保护点】
一种基于FPGAIdelay高精度脉冲激光测距系统，其特征在于，包括激光发射模块、激光接收模块和数据处理模块。激光发射模块用于发射测距激光，激光接收模块接收反射激光，数据处理模块包括XilinxFPGA，测距激光作为主波信号依次传输给FPGA的n个主波管腿，反射激光作为回波信号依次传输给FPGA的n个回波管腿，同时利用FPGA的高速时钟对主波信号和回波信号进行粗计数，计数结果记为N，并在高速时钟的每一个上升沿分别对n个主波管腿和n个回波管腿进行采样，如果检测到有大于等于一个管腿为高电平，则对采样结果进行锁存；最后，对主波信号的采样结果进行时间反演t1，对回波信号的采样结果进行时间反演t2，N*2+t1+t2再乘以光速的一半即得到测距结果。

【技术特征摘要】
1.一种基于FPGAIdelay高精度脉冲激光测距系统，其特征在于，包括激光发射模块、激光接收模块和数据处理模块。激光发射模块用于发射测距激光，激光接收模块接收反射激光，数据处理模块包括XilinxFPGA，测距激光作为主波信号依次传输给FPGA的n个主波管腿，反射激光作为回波信号依次传输给FPGA的n个回波管腿，同时利用FPGA的高速时钟对主波信号和回波信号进行粗计数，计数结果记为N，并在高速时钟的每一个上升沿分别对n个主波管腿和n个回波管腿进行采样，如果检测到有大于等于一个管腿为高电平，则对采样结果进行锁存；最后，对主波信号的采样结果进行时间反演t1，对回波信号的采样结果进行时间反演t2，N*2+t1+t2再乘以光速的一半即得到测距结果。2.如权利要求1所述的基于FPGAIdelay高精度脉冲激光测距系统，其特征在于，所述FPGA有31个主波管腿和31个回波管腿。3.如权利要求2所述的基于FPGAIdelay高精度脉冲激光测距系统，其特征在于，所述主波信号依次传输给相邻的2个主波管腿之间的时间间隔为65皮秒，回波信号依次传输给相邻的2个回波管腿之间的时间间隔为65皮秒。4.如权利要求3所述的基于FPGAIdelay高精度脉冲激光测距系统，其特征在于，所述高速时钟采用的500M高速时钟。5.一种基于FPGAIdelay高精度脉冲激光测距方法，其特征在于，包括以下步骤：步骤1：测距激光作为主波信号依次进入FPGA的主波管腿1-主波管腿31；步骤2：反射激光作为回波信号依次进入FPGA的回波管腿1-回波管腿31；步骤3：利用高速时钟对进入主波管腿1的主波信号和进入回波管腿1的回波信号分别进行粗计数，计数结果记为N；步骤4：在FPGA中，在高速时钟的每一个上升沿对主波信号的31个主波管腿进行采样，如果检测到有大于等于一个管腿为高电平，则对主波采样结果进行锁存；步骤5：在FPGA中，在高速时钟的每一个上升沿对回波信号的31个回波管...

【专利技术属性】
技术研发人员：杨悦丰，谢绍禹，吕华，贾晓东，
申请(专利权)人：天津津航技术物理研究所，
类型：发明
国别省市：天津,12