The invention relates to a terminal structure optimization of trench type power semiconductor device and manufacturing method thereof, which is characterized in that the first conductive type epitaxial layer is provided with at least one of second types of second kinds of surface groove, groove on both sides of first conductivity type epitaxial layer are arranged on the second conductive type body and an insulating medium layer, a second conductive heavy doping the type of the source region of the second conductivity type body region first grooves and the second grooves between classes within the source metal through the insulating hole on the dielectric layer and the second conductive contact type heavily doped source region, second kinds of groove is provided with a layer of oxide layer, a polysilicon oxide layer covered on the side wall of the trench. And the side wall of the polysilicon through the insulating layer of insulation, second kinds of groove is arranged below the second conductivity type well region; the invention is compatible with the existing semiconductor technology manufacturing method, The number of the lithographic plate is reduced, the width of the terminal is reduced, the manufacturing cost is reduced, and the voltage resistance of the device is improved by optimizing the terminal structure.
【技术实现步骤摘要】
一种优化终端结构的沟槽型半导体器件及制造方法
本专利技术涉及一种半导体器件及制造方法,尤其是一种优化终端结构的沟槽型功率半导体器件及制造方法,属于半导体器件的制造
技术介绍
在功率半导体器件领域,沟槽型金属氧化物半导体场效应晶体管(Metal-Oxide-SemiconductorField-EffectTransistor,MOSFET)相比于平面型MOSFET,能够明显提高沟道密度,降低特征导通电阻,因此,沟槽型MOSFET已经被广泛采用。现有的沟槽型MOSFET通常采用场限环结构作为终端结构,如图3所示,所述传统结构的终端保护区附图1中沿A-A’的剖面结构,所述终端保护区包括兼做漏区的第一导电类型硅衬底1,第一导电类型硅衬底1上设有第一导电类型外延层2,在第一类沟槽3与场限环17之间的第一导电类型外延层2的表面设有第二导电类型体区6,第一类沟槽3与场限环17之间的第二导电类型体区6内设有重掺杂第二导电类型源区8,源极金属10通过绝缘介质层9上的通孔与重掺杂第二导电类型源区7在第一类沟槽3与场限环17之间的第二导电类型体区6表面的接触孔内接触,在第一导电类型外延层2上设有至少一个第二导电类型场限环17,第一导电类型外延层2表面设有绝缘介质层9。虽然场限环17结构能够有效提高终端耐压,但是在制作场限环17时,需要额外的光刻板,同时场限环17结构的终端的宽度较大,这两点都会使得器件的制造成本上升。如附图18所示,为使用场限环终端的传统结构击穿时的碰撞电离率在剖视结构上的示意图,器件在承受耐压时,终端保护区只有P型场限环和N型外延层形成的PN结承受 ...
【技术保护点】
一种优化终端结构的沟槽型功率半导体器件,包括元胞区和终端保护区,所述元胞区位于器件的中心区,所述终端保护区环绕在元胞区的周围,所述元胞区包括若干个元胞单元,所述元胞单元包括半导体基板,所述半导体基板包括第一导电类型衬底(1)及位于第一导电类型衬底(1)上的第一导电类型外延层(2),所述第一导电类型外延层(2)上设有第一类沟槽(3),所述第一类沟槽(3)内设有栅氧层(4),所述栅氧层(4)形成的沟槽内设有由导电多晶硅形成的栅极多晶硅(5),在相邻两个第一类沟槽(3)间的第一导电类型外延层(2)的表面设有第二导电类型体区(6),所述第二导电类型体区(6)内设有重掺杂第二导电类型源区(7)和重掺杂第一导电类型源区(8),且重掺杂第一导电类型源区(8)位于第二导电类型源区(7)的两侧,所述第一类沟槽(3)和第二导电类型体区(6)上方设有绝缘介质层(9),所述绝缘介质层(9)上设有源极金属(10)与栅极总线金属(14),所述源极金属(10)穿过绝缘介质层(9)内的通孔与第二导电类型体区(6)内的重掺杂第一导电类型源区(8)、重掺杂第二导电类型源区(7)接触,所述栅极总线金属(14)环绕在源极金属 ...
【技术特征摘要】
1.一种优化终端结构的沟槽型功率半导体器件,包括元胞区和终端保护区,所述元胞区位于器件的中心区,所述终端保护区环绕在元胞区的周围,所述元胞区包括若干个元胞单元,所述元胞单元包括半导体基板,所述半导体基板包括第一导电类型衬底(1)及位于第一导电类型衬底(1)上的第一导电类型外延层(2),所述第一导电类型外延层(2)上设有第一类沟槽(3),所述第一类沟槽(3)内设有栅氧层(4),所述栅氧层(4)形成的沟槽内设有由导电多晶硅形成的栅极多晶硅(5),在相邻两个第一类沟槽(3)间的第一导电类型外延层(2)的表面设有第二导电类型体区(6),所述第二导电类型体区(6)内设有重掺杂第二导电类型源区(7)和重掺杂第一导电类型源区(8),且重掺杂第一导电类型源区(8)位于第二导电类型源区(7)的两侧,所述第一类沟槽(3)和第二导电类型体区(6)上方设有绝缘介质层(9),所述绝缘介质层(9)上设有源极金属(10)与栅极总线金属(14),所述源极金属(10)穿过绝缘介质层(9)内的通孔与第二导电类型体区(6)内的重掺杂第一导电类型源区(8)、重掺杂第二导电类型源区(7)接触,所述栅极总线金属(14)环绕在源极金属(10)周围,所述第一导电类型衬底(1)下放设有漏极金属(15);所述终端保护区包括第一导电类型衬底(1)及位于第一导电类型衬底(1)上的第一导电类型外延层(2),其特征在于:所述第一导电类型外延层(2)上设有至少一个第二类沟槽(11),所述第二类沟槽(11)两侧的第一导电类型外延层(2)的表面依次设有第二导电类型体区(6)和绝缘介质层(9),所述第一类沟槽(3)与第二类沟槽(11)间的第二导电类型体区(6)内设有重掺杂第二导电类型源区(7),所述源极金属(10)穿过绝缘介质层(9)上的通孔与所述重掺杂第二导电类型源区(7)接触,所述第二类沟槽(11)内设有氧化层(16),在氧化层(16)形成的沟槽侧壁上覆盖有多晶硅(12),且侧壁的多晶硅(12)间通过绝缘介质层(9)绝缘,所述的第二类沟槽(11)下方设有第二导电类型阱区(13)。2.根据权利要求1所述的一种优化终端结构的沟槽型功率半导体器件,其特征在于:对于N型沟槽型功率半导体器件,所述第一导电类型为N型导电,所述第二导电类型为P型导电;对于P型沟槽型功率半导体器件,所述第一导电类型为P型导电,所述第二导电类型为N型导电。3.根据权利要求1所述的一种优化终端结构的沟槽型功率半导体器件,其特征在于:所述第二类沟槽(11)的宽度大于第一类沟槽(3)。4.根据权利要求1所述的一种优化终端结构的沟槽型功率半导体器件,其特征...
【专利技术属性】
技术研发人员:朱袁正,周锦程,
申请(专利权)人:无锡新洁能股份有限公司,
类型:发明
国别省市:江苏,32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。