可动态地自重构的TAP控制器菊花链制造技术

技术编号:16287359 阅读:41 留言:0更新日期:2017-09-25 11:50
可自重构的TAP控制器菊花链包括主TAP控制器以及一个或多个辅助TAP控制器。菊花链是可动态自重构的,因为主TAP控制器可以在电路的测试期间多次配置和重构菊花链。主TAP控制器内的数据寄存器与特殊JTAG指令相关联。该指令可用于启用和禁用辅助TAP控制器中的所选各个辅助TAP控制器。如果辅助控制器被启用,则使其成为TDI到TDO菊花链扫描路径的一部分。如果辅助控制器被禁用,则其不是所述菊花链扫描路径的一部分。然而,被禁用的控制器及其寄存器不被复位。被禁用的控制器可以继续将测试信号提供给受测试的电路。使用该机制,可以通过减少移位通过慢控制器的量而减少测试时间。

Daisy chain of TAP controller capable of self reconfiguration dynamically

Self reconfigurable TAP controller daisy chain includes the main TAP controller and one or more auxiliary TAP controllers. Daisy chains are dynamically self reconfigurable, since the main TAP controller can configure and reconstruct daisy chains several times during the circuit test. The data registers in the primary TAP controller are associated with the special JTAG instructions. This instruction can be used to enable and disable the selected auxiliary TAP controllers in the auxiliary TAP controller. If the auxiliary controller is enabled, then it becomes part of the TDI to TDO daisy chain scan path. If the auxiliary controller is disabled, it is not part of the daisy chain scan path. However, the disabled controller and its registers are not reset. The disabled controller can continue to provide the test signal to the tested circuit. By using this mechanism, the test time can be reduced by reducing the amount of displacement through the slow controller.

【技术实现步骤摘要】
【国外来华专利技术】背景信息
本公开涉及JTAGTAP控制器以及相关的电路和方法。背景信息图1(现有技术)是要测试的系统的示图。该系统是印刷电路板级系统1,其包括多个集成电路2-5,这些集成电路通过印刷电路板6的导体互连。使用通常被称为“JTAG”(联合测试动作组)的测试协议和测试机制。JTAG被标准化为IEEE标准1149.1。图1的系统的电路中的缺陷要么可能存在于集成电路内的电路中、要么存在于将集成电路互连的印刷电路板的导体和电路中。在每个集成电路上提供称为边界扫描寄存器的JTAG电路。该边界扫描寄存器可用于截取在集成电路的核心电路与集成电路的外部端子之间传递的信号。在测试模式下,可以使得此类边界扫描电路将核心电路与集成电路端子断开、将测试信号驱动到核心电路中、以及读取由核心电路生成的测试输出信号。另外,边界扫描电路可用于测试印刷电路板上的在一个集成电路上的边界扫描电路与另一集成电路上的边界扫描电路之间延伸的外部连接。每个集成电路的边界扫描电路都是由测试访问端口控制器(TAP控制器)来控制的。集成电路中的每个都具有其自己的TAP控制器以用于控制其自己的边界扫描电路。TAP控制器使用标准JTAG信号TMS、TCK、TRST、TDI和TDO与外部JTAG测试调试器功能性通信。涉及被TAP控制器用来通信并用来控制TAP控制器的这些信号的整个接口被称为测试访问端口(TAP)。TDI代表测试数据输入。TDO代表测试数据输出。TMS代表测试模式选择。TCK代表测试时钟。TRST代表测试复位。集成电路2的TAP控制器7经由端子8接收TDI信号,经由端子9接收TMS信号,经由端子10接收TCK信号,经由端子11接收TRST信号,并且经由端子12输出TDO信号。通过合适地操纵进入TAP控制器2的JTAG信号,可以使得TAP控制器2进入测试模式、如上所述地隔离内部核心电路、使用其边界扫描寄存器来向核心逻辑提供测试信号、使用其边界扫描寄存器来捕捉从核心逻辑返回的测试结果、以及将所捕捉的测试结果输出到外部JTAG测试调试器。另外,可以使得一个集成电路的边界扫描电路将测试信号从其端子之一中驱动出,并且可以使得另一集成电路的边界扫描电路捕捉在该另一集成电路的端子上接收到的信号,以便测试印刷电路板上的互连导体。从集成电路2的端子14延伸到集成电路3的端子15的导体13是可被测试的此类导体的示例。JTAG连接器16通常设在印刷电路板6上,使得外部JTAG测试调试器可以物理连接到印刷电路板,从而其可以与TAP控制器通信。如JTAG标准IEEE-1149.1中所规定的那样,TAP控制器可以如图1中所解说的以“菊花链”互连在一起。第一TAP控制器7的TDI端口连接到JTAG连接器16的TDI端子18。第一TAP控制器7的TDO端口19连接到第二TAP控制器21的TDI端口20。第二TAP控制器21的TDO端口22连接到第三TAP控制器24的TDI端口23。第三TAP控制器24的TDO端口25连接到第四TAP控制器27的TDI端口26,并且第四TAP控制器27的TDO端口28连接到JTAG连接器16的TDO端子29。通过合适地操纵JTAG连接器16的端子18、30、31和32上的信号,外部JTAG测试调试器可以通过TDI到TDO菊花链式TAP控制器来移位指令和测试数据。类似地,测试输出数据可以由各个集成电路中的JTAG电路来捕捉。随后,外部JTAG测试调试器可以经由相同的TDI到TDO菊花链连接将此测试输出数据从各个集成电路中移位出。JTAG菊花链还可用于测试单个集成电路内的逻辑块。如今的集成电路可以是非常大的,并且可以包括由不同人群设计的多个电路块。块可以由一家公司设计并且该设计随后可以销售或许可给另一家公司,该另一家公司随后将该块连同由另外的公司设计的其他块一起纳入到较大的集成电路中。由于各个块中的不同电路,每个块都可以具有其自己的专门测试要求。因此,常见的是块被设计为具有其自己的TAP控制器以及其自己的相关联的定制测试电路。包括TAP控制器和专用测试电路在内的整个块随后作为单个设计被提供以供其他公司和实体使用。当此类块被纳入到较大设计中并且作为较大集成电路的一部分被制造时,要对该块的电路进行测试。该块的TAP控制器和定制测试电路被用于此目的。因此,较大集成电路中的此类块可以概念化为图1的示例中的较大印刷电路板内的集成电路的粗略等效物。图2(现有技术)是包括四个此类电路块34-37的集成电路33的示图。每个块都具有其自己的TAP控制器和专用测试电路。这些TAP控制器以菊花链方式互连,以使得数据和指令以及测试输出数据可以通过一条长的扫描路径被移位,该扫描路径从TDI端子38通过TAP控制器39-42的菊花链、延伸到TDO端子43之外。遗憾的是,这些块中的一些可能被设计为使得它们仅能以相对较低的速率移位此类JTAG数据和指令。其他块可能能够以较高速率移位此类JTAG数据和指令。例如,如果数据要被加载到菊花链的所有TAG控制器中并且如果这些TAP控制器中的三个能够以15MHz进行移位、而一个TAP控制器仅能够以1MHz进行移位,则整个菊花链的移位速率被限制在以1MHz进行移位。由于比所期望的移位速率低,因此测试集成电路所需要的总时间量不期望地大。图3(现有技术)是集成电路33的更详细示图。集成电路33具有可配置的JTAG菊花链功能性。该菊花链的可配置性质允许TAP控制器的菊花链在一些情况下以较高时钟速率被移位。除了TAP控制器39-42以外,集成电路33还包括复用器44-47、模式端子48和49、解码器50、以及禁用电路51-54。复用器和禁用电路如何被控制是由模式端子48和49上的多位数字值确定的。图4(现有技术)是解说图3的电路的第一配置的示图。复用器44-47被控制为使得通过TAP控制器39-42的串行扫描路径从TDI端子38延伸到TAP控制器39的TAP控制器39的TDI输入端口、通过块A的TAP控制器39到块A的TDO输出端口、到复用器44的上部数据输入引线、通过复用器44到块B的TAP控制器40的TDI输入端口、通过块B的TAP控制器到TAP控制器40的TDO输出端口、到复用器45的上部数据输入引线、通过复用器45到块C的TAP控制器41的TDI输入端口并且依此类推到TDO输出端口43,如图4中的粗线所解说的。模式端子48和49上的多位数字值使得解码器50输出信号ENA、ENB、E本文档来自技高网...

【技术保护点】
一种装置,包括:TDI(测试数据输入)导体;TDO(测试数据输出)导体;以及可自重构的TAP(测试访问端口)控制器菊花链,包括:第一TAP控制器;以及第二TAP控制器,其中第一TAP控制器能以第一配置来配置所述菊花链,使得第一扫描路径从所述TDI导体延伸通过所述第一TAP控制器到所述第一TAP控制器的TDO端口、到所述第二TAP控制器的TDI端口、通过所述第二TAP控制器到所述第二TAP控制器的TDO端口、以及到所述TDO导体,并且其中所述第一TAP控制器能以第二配置来配置所述菊花链,使得第二扫描路径从所述TDI导体延伸通过所述第一TAP控制器但不通过所述第二TAP控制器、以及从所述第一TAP控制器的TDO端口到所述TDO导体。

【技术特征摘要】
【国外来华专利技术】2011.09.30 US 13/107,7281.一种装置,包括:
TDI(测试数据输入)导体;
TDO(测试数据输出)导体;以及
可自重构的TAP(测试访问端口)控制器菊花链,包括:
第一TAP控制器;以及
第二TAP控制器,其中第一TAP控制器能以第一配置来配置所述菊花
链,使得第一扫描路径从所述TDI导体延伸通过所述第一TAP控制器到所述第一
TAP控制器的TDO端口、到所述第二TAP控制器的TDI端口、通过所述第二TAP
控制器到所述第二TAP控制器的TDO端口、以及到所述TDO导体,并且其中所
述第一TAP控制器能以第二配置来配置所述菊花链,使得第二扫描路径从所述TDI
导体延伸通过所述第一TAP控制器但不通过所述第二TAP控制器、以及从所述第
一TAP控制器的TDO端口到所述TDO导体。
2.如权利要求1所述的装置,其特征在于,所述菊花链能以第一配置被配置
以使得所述第二TAP控制器是所述第一扫描路径的一部分,并且随后以所述第二
配置被配置以使得第二TAP控制器不是所述第二扫描路径的一部分,其中第二
TAP控制器在所述菊花链处于所述第一配置时输出数据寄存器输出信号,并且其
中所述第二TAP控制器在所述菊花链已经被重构为处于所述第二配置之后继续输
出相同的数据寄存器输出信号。
3.如权利要求1所述的装置,其特征在于,所述第二TAP控制器在所述菊
花链以所述第二配置被配置时未被复位。
4.如权利要求1所述的装置,其特征在于,所述可自重构的TAP控制器菊
花链还包括:
复用电路,其能被所述第一TAP控制器控制成将所述第二TAP控制器的TDI
端口耦合到下列各项中选择的一项:1)所述TDI导体;以及2)所述第一TAP控
制器的TDO端口。
5.如权利要求1所述的装置,其特征在于,所述可自重构的TAP控制器菊
花链还包括:
复用电路,其能被控制成将所述第二TAP控制器的TDI端口耦合到下列各项
中选择的一项:1)所述TDI导体;以及2)所述第一TAP控制器的TDO端口,
其中所述第一TAP控制器包括数据寄存器,其中如果所述数据寄存器存储第一数
字值,则所述复用电路被控制成将所述第二TAP控制器的TDI端口耦合到所述TDI
导体,而如果所述数据寄存器存储第二数字值,则所述复用电路被控制成将所述第
二TAP控制器的TDI端口耦合到所述第一TAP控制器的TDO端口。
6.如权利要求1所述的装置,其特征在于,所述可自重构的TAP控制器菊
花链还包括:
复用电路,其能被第一TAP控制器控制成将所述TDO导体耦合到下列各项
中选择的一项:1)所述第一TAP控制器的TDO端口;以及2)所述第二TAP控
制器的TDO端口。
7.如权利要求1所述的装置,其特征在于,所述第一TAP控制器包括数据
寄存器,其中如果第一值被存储在所述数据寄存器中并且所述数据寄存器被更新,
则所述菊花链被配置为所述第一配置,而如果第二值被存储在所述数据寄存器中并
且所述数据寄存器被更新,则所述菊花链被配置为所述第二配置。
8.如权利要求1所述的装置,其特征在于,所述装置是集成电路,其中所述
TDI导体是所述集成电路的第一端子,并且其中所述TDO导体是所述集成电路的
第二端子。
9.如权利要求1所述的装置,其特征在于,所述可自重构的TAP控制器菊
花链还包括:
第三TAP控制器,其中在所述第一配置中,所述扫描路径从所述第二TAP
控制器的TDO端口延伸,随后通过所述第三TAP控制器,并且到所述TDO导体,

\t并且其中在所述第二配置中,所述扫描路径不延伸通过第三TAP控制器。
10.如权利要求9所述的装置,其特征在于,所述可自重构的TAP控制器菊
花链上电使得其首先被配置为所述第二配置。
11.一种集成电路,包括:
第一TAP(测试访问端口)控制器;
第二TAP控制器,其具有TDI(测试数据输入)端口和TDO(测试数据输
出)端口;
第三TAP控制器,其具有TDI端口和TDO端口;
第一复用电路,其被第一TAP控制器控制以将所述第二TAP控制器的TDI
端口和所述第二TAP控制器的TDO端口之一耦合到所述第三TAP控制器的TDI
端口;以及
第二复用电路,其被所述第一TAP控制器控制以将所述第二TAP控制器
的TDO端口和所述第三TAP控制器的TDO端口之一耦合到TDO导体。
12.如权利要求11所述的集成电路,其特征子在于,所述第一TAP控制器
包括:
具有数位位置的数据寄存器,其中所述第一复用电路被控制成在第一数字
值被存储在所述数据存储器的数位位置中的情况下将所述第二TAP控制器的TDI
端口耦合到所述第三TAP控制器的TDI端口,而所述第一复用电路被控制成在第
二数字值被存储在所述数据寄存器的数位位置中的情况下将所述第二TAP控制器
的TDO端口耦合到所述第三TAP控制器的TDI端口。
13.如权利要求12所述的集成电路,其特征子在于,所述第一TAP控制器
还包括:
指令寄存器,其中所述数据寄存器能够通过如下方式被加载数据:将指令
移位到所述指令寄存器中并且随后致使所述第一TAP控制器执行所述指令,其中
所述第一TAP控制器对所述指令的执行允许所述数据被移位到所述数据寄存器

\t中。
14.一种方法,包括:
将数字值存储在第一TAP(测试访问端口)控制器的数据寄存器中,其中
所述第一TAP控制器和第二TAP控制器是可重构的TAP控制器菊花链的一部分;
致使所述可重构的TAP控制器菊花链在所述数据值是第一数字逻辑值的情
况下以第一配置被配置,其中在所述第一配置中,第一扫描路径从TDI(测试数据
输入)导体延伸通过所述第一TAP控制器到...

【专利技术属性】
技术研发人员:C·Y·杨C·W·马弗德Y·陶C·E·伯登
申请(专利权)人:高通股份有限公司
类型:发明
国别省市:美国;US

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1