半导体器件制造技术

本公开提供了半导体器件。一种半导体器件包括在基板上的多个第一导电图案、在多个第一导电图案的每个上的第一选择图案、在第一选择图案上的第一结构、在第一结构上的多个第二导电图案、在多个第二导电图案的每个上的第二选择图案、在第二选择图案上的第二结构以及在第二结构上的多个第三导电图案。第一结构可以包括第一可变电阻图案和第一加热电极。第一可变电阻图案和第一加热电极可以彼此接触以在其间具有第一接触面积。第二导电图案可以与第一导电图案交叉。第二结构可以包括第二可变电阻图案和第二加热电极。第二可变电阻图案和第二加热电极可以彼此接触以在其间具有第二接触面积，第二接触面积可以不同于第一接触面积。

semiconductor device

The present disclosure provides a semiconductor device. A semiconductor device includes a plurality of first conductive pattern on the substrate, the first choice of patterns, each of a plurality of first conductive pattern on the structure, the first in the first choice on the pattern in the first structure of a plurality of second conductive patterns and a plurality of second conductive pattern in each of the second patterns, selection in second second and second in the structure pattern of the structure of a plurality of third conductive pattern. The first structure may include a first variable resistance pattern and a first heating electrode. The first variable resistance pattern and the first heating electrode may contact each other to have a first contact area therebetween. The second conductive pattern can be crossed with the first conductive pattern. The second structure may include a second variable resistance pattern and a second heating electrode. The second variable resistor pattern and the second heating electrode may be contacted with each other to have a second contact area therebetween, and the second contact area may be different from the first contact area.

【技术实现步骤摘要】
半导体器件
示例实施方式涉及一种存储器件以及制造该存储器件的方法，更具体地，涉及具有堆叠的交叉点阵列结构的存储器件及其制造方法。
技术介绍
随着存储器件高度地集成，已经制造了具有三维(3D)垂直地堆叠的交叉点阵列结构的可变电阻存储器件，在该交叉点阵列结构中存储单元设置在彼此交叉的两个电极之间的交叉点处。然而，堆叠的存储单元的电特性诸如复位电流、复位电压等可以彼此不相同。例如，存储器件可以包括形成在第一水平面(level)的第一存储单元以及形成在第二水平面的第二存储单元。第一存储单元和第二存储单元的每个可以包括可由不同的材料形成的两个或更多导电层，并可以具有异质结构。流过第一存储单元和第二存储单元的这些不同的材料的结(junction)的电流会在不同的方向上。因而，珀尔帖效应(Peltiereffect)会在第一存储单元和第二存储单元中不同地发生，使得第一单元结构和第二单元结构的复位电流会彼此不同。
技术实现思路
本专利技术构思的示例实施方式提供一种包括垂直堆叠的单元的半导体器件以及制造该半导体器件的方法。根据本专利技术构思的示例实施方式，提供一种半导体器件。该半导体器件包括：在基板上的多个第一导电图案；在所述多个第一导电图案的每个上的第一选择图案；在第一选择图案上的第一结构；在第一结构上的多个第二导电图案；在所述多个第二导电图案的每个上的第二选择图案；在第二选择图案上的第二结构；以及在第二结构上的多个第三导电图案。所述多个第一导电图案的每个可以在第一方向上延伸。第一结构可以包括第一可变电阻图案和第一加热电极。第一可变电阻图案和第一加热电极可以彼此接触以在其间具有第一接触面积。所述多个第二导电图案的每个可以在与第一方向交叉的第二方向上延伸。第二结构可以包括第二可变电阻图案和第二加热电极。第二可变电阻图案和第二加热电极可以彼此接触以在其间具有第二接触面积，并且第二接触面积可以不同于第一接触面积。根据本专利技术构思的示例实施方式，提供一种半导体器件。该半导体器件包括：在基板上的多个第一导电图案；在所述多个第一导电图案的每个上的第一选择图案；在第一选择图案上的第一结构；在第一结构上的多个第二导电图案；在所述多个第二导电图案的每个上的第二选择图案；在第二选择图案上的第二结构；以及在第二结构上的多个第三导电图案。所述多个第一导电图案的每个可以在第一方向上延伸。第一结构可以包括第一可变电阻图案和第一加热电极。所述多个第二导电图案的每个可以在与第一方向交叉的第二方向上延伸。第二结构可以包括第二可变电阻图案和第二加热电极。第二加热电极可以具有与第一加热电极的第一电阻不同的第二电阻。根据本专利技术构思的示例实施方式，提供一种半导体器件。该半导体器件包括：在基板上的多个第一导电图案；在所述多个第一导电图案的每个上的第一单元结构；在第一单元结构上的多个第二导电图案；在所述多个第二导电图案的每个上的第二单元结构；以及在第二单元结构上的多个第三导电图案。所述多个第一导电图案的每个可以在第一方向上延伸。第一单元结构可以包括第一选择图案、第一可变电阻图案和第一加热电极。所述多个第二导电图案的每个可以在与第一方向交叉的第二方向上延伸。第二单元结构可以包括第二选择图案、第二可变电阻图案和第二加热电极。第一单元结构和第二单元结构可以关于第二导电图案彼此对称。根据本专利技术构思的示例实施方式，提供一种制造半导体器件的方法。在该方法中，多个第一导电图案可以形成在基板上。所述多个第一导电图案的每个可以在第一方向上延伸。第一选择图案可以形成在所述多个第一导电图案的每个上。第一结构可以形成在第一选择图案上。第一结构可以包括第一可变电阻图案和第一加热电极，并且第一可变电阻图案和第一加热电极可以彼此接触以具有第一接触面积。多个第二导电图案可以形成在第一结构上。所述多个第二导电图案的每个可以在与第一方向交叉的第二方向上延伸。第二选择图案可以形成在所述多个第二导电图案的每个上。第二结构可以形成在第二选择图案上。第二结构可以包括第二可变电阻图案和第二加热电极。第二可变电阻图案和第二加热电极可以彼此接触以具有不同于第一接触面积的第二接触面积。多个第三导电图案可以形成在第二结构上。根据本专利技术构思的示例实施方式，提供一种制造半导体器件的方法。在该方法中，多个第一导电图案可以形成在基板上。所述多个第一导电图案的每个可以在第一方向上延伸。第一选择图案可以形成在所述多个第一导电图案的每个上。第一可变电阻图案和第一加热电极可以形成在第一选择图案上。第一加热电极可以具有第一电阻。多个第二导电图案可以形成在第一加热电极上。所述多个第二导电图案的每个可以在与第一方向交叉的第二方向上延伸。第二选择图案可以形成在所述多个第二导电图案的每个上。第二可变电阻图案和第二加热电极可以形成在第二选择图案上。第二加热电极可以具有与第一电阻不同的第二电阻。多个第三导电图案可以形成在第二加热电极上。根据本专利技术构思的示例实施方式，提供一种制造半导体器件的方法。在该方法中，多个第一导电图案可以形成在基板上。所述多个第一导电图案的每个可以在第一方向上延伸。第一单元结构可以形成在所述多个第一导电图案的每个上。第一单元结构可以包括第一选择图案、第一可变电阻图案和第一加热电极。多个第二导电图案可以形成在第一单元结构上。所述多个第二导电图案的每个可以在与第一方向交叉的第二方向上延伸。第二单元结构可以形成在所述多个第二导电图案的每个上。第二单元结构可以包括第二选择图案、第二可变电阻图案和第二加热电极。多个第三导电图案可以形成在第二单元结构上。第一单元结构和第二单元结构可以关于第二导电图案彼此对称。根据本专利技术构思的示例实施方式，提供一种半导体器件。该半导体器件包括：在基板上的多个第一导电图案；在所述多个第一导电图案的每个上的第一选择图案；在第一选择图案上的第一结构；在第一结构上的多个第二导电图案；在所述多个第二导电图案的每个上的第二选择图案；在第二选择图案上的第二结构；以及在第二结构上的多个第三导电图案。所述多个第一导电图案的每个可以在第一方向上延伸。第一结构可以包括第一可变电阻图案以及接触第一可变电阻图案的第一加热电极。所述多个第二导电图案的每个可以在与第一方向交叉的第二方向上延伸。第二结构可以包括第二可变电阻图案以及接触第二可变电阻图案的第二加热电极。第一结构可以包括具有第一厚度并围绕第一可变电阻图案和第一加热电极的侧壁的第一间隔物，或者第二结构可以包括具有不同于第一厚度的第二厚度并围绕第二可变电阻图案和第二加热电极的侧壁的第二间隔物，或者第一结构可以包括第一间隔物并且第二结构可以包括第二间隔物。第一结构的宽度可以与第二结构的宽度基本上相同。根据本专利技术构思的示例实施方式，在存储器件中，上单元结构和下单元结构的电特性可以是均一的。因此，存储器件可以具有优良的电特性。附图说明从以下结合附图的详细描述，本专利技术构思的示例实施方式将被更清楚地理解，在附图中：图1是示出根据本专利技术构思的示例实施方式的可变电阻存储器件的截面图；图2是示出根据在可变电阻存储器件中流动的电流的方向的在电阻和电压之间的关系的曲线图；图3是示出可变电阻图案与加热电极的接触面积和可变电阻存储器件中的复位电流之间的关系的曲线图；图4A和图4B分别是示出根据本专利技术构本文档来自技高网...

【技术保护点】
一种半导体器件，包括：在基板上的多个第一导电图案，所述多个第一导电图案的每个在第一方向上延伸；在所述多个第一导电图案的每个上的第一选择图案；在所述第一选择图案上的第一结构，所述第一结构包括第一可变电阻图案和第一加热电极，并且所述第一可变电阻图案和所述第一加热电极彼此接触以在其间具有第一接触面积；在所述第一结构上的多个第二导电图案，所述多个第二导电图案的每个在与所述第一方向交叉的第二方向上延伸；在所述多个第二导电图案的每个上的第二选择图案；在所述第二选择图案上的第二结构，所述第二结构包括第二可变电阻图案和第二加热电极，所述第二可变电阻图案和所述第二加热电极彼此接触以在其间具有第二接触面积，并且所述第二接触面积不同于所述第一接触面积；以及在所述第二结构上的多个第三导电图案。

【技术特征摘要】
2016.03.15 KR 10-2016-00308241.一种半导体器件，包括：在基板上的多个第一导电图案，所述多个第一导电图案的每个在第一方向上延伸；在所述多个第一导电图案的每个上的第一选择图案；在所述第一选择图案上的第一结构，所述第一结构包括第一可变电阻图案和第一加热电极，并且所述第一可变电阻图案和所述第一加热电极彼此接触以在其间具有第一接触面积；在所述第一结构上的多个第二导电图案，所述多个第二导电图案的每个在与所述第一方向交叉的第二方向上延伸；在所述多个第二导电图案的每个上的第二选择图案；在所述第二选择图案上的第二结构，所述第二结构包括第二可变电阻图案和第二加热电极，所述第二可变电阻图案和所述第二加热电极彼此接触以在其间具有第二接触面积，并且所述第二接触面积不同于所述第一接触面积；以及在所述第二结构上的多个第三导电图案。2.根据权利要求1所述的半导体器件，其中所述第二导电图案用作公共位线，所述第一可变电阻图案和所述第一加热电极顺序地堆叠在所述第一选择图案上，并且所述第二可变电阻图案和所述第二加热电极顺序地堆叠在所述第二选择图案上。3.根据权利要求2所述的半导体器件，其中所述第一接触面积小于所述第二接触面积。4.根据权利要求2所述的半导体器件，其中所述第一结构的宽度小于所述第二结构的宽度。5.根据权利要求4所述的半导体器件，其中所述第一结构在所述第一方向上的宽度和在所述第二方向上的宽度中的至少一个小于所述第二结构在所述第一方向上的宽度和在所述第二方向上的宽度中的对应的至少一个。6.根据权利要求2所述的半导体器件，其中所述第一结构的侧壁具有斜坡使得所述第一结构具有从其底部朝向顶部逐渐减小的宽度。7.根据权利要求1所述的半导体器件，其中所述第二导电图案用作公共位线，所述第一加热电极和所述第一可变电阻图案顺序地堆叠在所述第一选择图案上，并且所述第二加热电极和所述第二可变电阻图案顺序地堆叠在所述第二选择图案上。8.根据权利要求7所述的半导体器件，其中所述第二接触面积小于所述第一接触面积。9.根据权利要求1所述的半导体器件，其中所述第一选择图案具有与所述第二选择图案的结构相同的结构。10.根据权利要求1所述的半导体器件，其中所述第一选择图案和所述第二选择图案的每个包括OTS材料，该OTS材料包括Ge、Si、In、Sn、As和Te中的至少一种。11.根据权利要求10所述的半导体器件，其中所述第一选择图案和所述第二选择图案的每个包括AsTeGeSiIn、GeTe、SnTe、GeSe、SnSe、AsTeGeSiSbS、AsTeGeSiIP、AsTeGeSi、As2Te3Ge、As2Se3Ge、As25(Te90Ge10)75、Te40As35Si18Ge6.75In0.25、Te28As34.5Ge15.5S22、Te39As36Si17Ge7P1、As10Te21S2Ge15Se50Sb2、Si5Te34As28Ge11S21Se1、AsTeGeSiSeNS、AsTeGeSiP、AsSe、AsGeSe、AsTeGeSe、ZnTe、GeTePb、GeSeTe、AlAsTe、SeAsGeC、SeTeGeSi、GeSbTeSe、GeBiTeSe、GeAsSbSe、GeAsBiTe、GeAsBiSeandGexSe1-x中的至少一种，其中x在0<x≤0.5的范围内。12.根据权利要求1所述的半导体器件，还包括第一电极、第二电极、第三电极和第四电极，其中所述第一电极和所述第二电极分别形成在所述第一选择图案的下表面之下和上表面上，所述第三电极和所述第四电极分别形成在所述第二选择图案的下表面之下和上表面上。13.根据权利要求12所述的半导体器件，其中所述第一电极和所述第二电极的每个具有比所述第一加热电极的电阻低的电阻，所述第三电极和所述第四电极的每个具有比所述第二加热电极的电阻低的电阻。14.根据权利要求1所述的半导体器件，还包括交替地堆叠在所述第三导电图案上的多个导电图案以及多个第一单元结构和多个第二单元结构，其中所述多个导电图案在平面图中彼此交叉，所述多个第一单元结构的每个包括顺序地堆叠的所述第一选择图案、所述第一可变电阻图案和所述第一加热电极，并形成在所述...

【专利技术属性】
技术研发人员：李广宇，姜大焕，高宽协，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR