一种薄膜晶体管及其制作方法技术

本发明专利技术公开了一种薄膜晶体管及其制作方法，其中，所述制作方法包括：提供一衬底，在所述衬底上依次形成不透明栅极和透明栅极绝缘层；在所述透明栅极绝缘层上形成透明金属氧化物半导体层和透明导电层的叠层结构并图案化，图案化后的所述叠层结构在垂直于所述衬底方向上的投影覆盖所述不透明栅极；以所述不透明栅极作为掩膜，对所述透明导电层进行图案化以形成沟道区和源漏电极区；依次形成钝化层和源漏电极。本发明专利技术实施例解决了源漏电极对位误差大、源漏电极与栅极之间寄生电容高的问题，实现了小尺寸、低寄生电容、高性能的薄膜晶体管的制作。

Thin film transistor and manufacturing method thereof

The invention discloses a thin film transistor and its manufacturing method, which comprises the production method: providing a substrate, opaque and transparent gate gate insulating layer are sequentially formed on the substrate; the insulation on the transparent gate layer is formed on the transparent metal oxide semiconductor layer and a transparent conductive layer laminated structure and patterning. The laminated structure patterned after covering the opaque gate in the projection perpendicular to the direction of the substrate; with the opaque gate as a mask on the transparent conductive layer is patterned to form a channel region and source drain electrode region; sequentially forming a passivation layer and source drain electrode. The embodiment of the invention solves the problem of large error of the source drain electrode, high capacitance of parasitic capacitance between the source drain electrode and the gate, and realizes the fabrication of a small size, low parasitic capacitance and high performance thin-film transistor.

【技术实现步骤摘要】
一种薄膜晶体管及其制作方法
本专利技术实施例涉及半导体技术，尤其涉及一种薄膜晶体管及其制作方法。
技术介绍
薄膜晶体管作为液晶、有机显示器的关键器件，对于显示器件的工作性能具有十分重要的作用。常见的薄膜晶体管主要有非晶硅薄膜晶体管、多晶硅薄膜晶体管、有机薄膜晶体管以及金属氧化物薄膜晶体管。由于金属氧化物薄膜晶体管具有优良的压电、光电、气敏和压敏等性能，在半导体领域具有广泛的发展前景。目前金属氧化物薄膜晶体管主要使用的结构为刻蚀阻挡层结构、背沟道刻蚀结构和顶栅结构。其中传统的刻蚀阻挡层结构很难实现小尺寸化，并且寄生电容很大，这样很难在高精细显示屏以及大尺寸显示屏中应用。背沟道刻蚀结构制作的薄膜晶体管，其源漏电极与栅极之间会形成较大的寄生电容，导致显示屏无法实现高的刷新频率，同时，存在对位误差，这也使得实现超高图像分辨率显示屏的制作较为困难。目前顶栅结构仅能应用于低温多晶硅薄膜晶体管器件的制作，而在金属氧化物薄膜晶体管中较难获得性能优异的顶栅结构器件。
技术实现思路
本专利技术实施例提供一种薄膜晶体管及其制作方法，以得到小尺寸、低寄生电容和高性能的薄膜晶体管。第一方面，本专利技术实施例提供了一种薄膜晶体管的制作方法，该方法包括以下步骤：提供一衬底，在所述衬底上依次形成不透明栅极和透明栅极绝缘层；在所述透明栅极绝缘层上形成透明金属氧化物半导体层和透明导电层的叠层结构并图案化，图案化后的所述叠层结构在垂直于所述衬底方向上的投影覆盖所述不透明栅极；以所述不透明栅极作为掩膜，对所述透明导电层进行图案化以形成沟道区和源漏电极区；依次形成钝化层和源漏电极。进一步地，在相同的刻蚀条件下，刻蚀所述透明导电层的速率和刻蚀所述透明金属氧化物半导体层的速率之比大于或等于10:1。进一步地，所述透明金属氧化物半导体层的材料包括(In2O3)x(MO)y(ZnO)z(0≤x≤1，0≤y≤1，0≤z≤1，x+y+z＝1)，其中M为镓、锡、硅、铝、镁、锆或镧系稀土元素中的一种或一种以上的任意组合。进一步地，所述透明金属氧化物半导体层的厚度为20nm到200nm。进一步地，所述透明导电层包括金属氧化物透明导电层，所述金属氧化物透明导电层的材料包括(In2O3)x(MO)y(ZnO)z(0≤x≤1，0≤y≤1，0≤z≤1，x+y+z＝1)，其中M为镓、锡、硅、铝、镁、锆或镧系稀土元素中的一种或一种以上的任意组合，所述金属氧化物透明导电层的厚度为10nm到200nm。进一步地，所述透明导电层包括碳纳米薄层，所述碳纳米薄层包括：石墨烯薄层或碳纳米线薄层，所述碳纳米薄层的厚度为0.1nm到100nm。进一步地，所述透明导电层包括金属纳米薄层，所述金属纳米薄层的金属形态包括：纳米线、纳米颗粒或纳米棒，所述金属纳米薄层的金属材料包括：金、银、铜或铝中的至少一种。进一步地，所述透明导电层对300nm～400nm波长范围紫外光的透过率大于30％。进一步地，所述透明导电层的方阻小于500欧姆每方。第二方面，本专利技术实施例还提供了一种薄膜晶体管，所述薄膜晶体管由上述薄膜晶体管的制作方法制得。本专利技术实施例通过在所述衬底上依次形成不透明栅极和透明栅极绝缘层，在所述透明栅极绝缘层上形成透明金属氧化物半导体层和透明导电层的叠层结构并图案化，图案化后的所述叠层结构在垂直于所述衬底方向上的投影覆盖所述不透明栅极，以所述不透明栅极作为掩膜，根据透明金属氧化物半导体层和透明导电层刻蚀特性的差异，对所述透明导电层进行图案化以形成沟道区和源漏电极区，解决了源漏电极对位误差大、源漏电极与栅极之间寄生电容高的问题，能够实现小尺寸、低寄生电容、高性能的薄膜晶体管效果。附图说明图1是本专利技术实施例提供的薄膜晶体管的制作方法的流程图。图2a-图2g是本专利技术实施例提供的薄膜晶体管的制作方法中不同阶段的截面示意图。具体实施方式下面结合附图和实施例对本专利技术作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本专利技术，而非对本专利技术的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本专利技术相关的部分而非全部结构。本专利技术实施例提供了一种薄膜晶体管的制作方法。图1为本专利技术实施例提供的薄膜晶体管的制作方法的流程图，图2a-图2g是本专利技术实施例提供的薄膜晶体管的制作方法中不同阶段的截面示意图。如图1和图2a-图2g所示，薄膜晶体管的制作方法包括：S110、提供一衬底21，在衬底21上依次形成不透明栅极23和透明栅极绝缘层24。具体的，衬底21为透明衬底,便于后续在衬底21的背离不透明栅极23的一侧进行紫外光自对准曝光，衬底21的材料包括玻璃、聚萘二甲酸乙二醇酯、聚对萘二甲酸乙二醇酯或聚酰亚胺中的任意一种。具体的，在衬底21上依次形成不透明栅极23和透明栅极绝缘层24之前，还包括在衬底21上沉积二氧化硅或氮化硅作为缓冲层22，缓冲层22用于阻隔水氧等杂质,避免杂质进入薄膜晶体管影响薄膜晶体管的电性能。具体的，在衬底21上依次形成不透明栅极23和透明栅极绝缘层24包括：在衬底上形成不透明栅极层，对不透明栅极层进行图案化处理以露出部分缓冲层22，形成不透明栅极23，在衬底21上形成不透明栅极23之后的截面如图2a所示；在不透明栅极23和露出的部分缓冲层22上沉积透明栅极绝缘层24，在衬底上依次形成不透明栅极23和透明栅极绝缘层24之后的截面如图2b所示。位于衬底21上的不透明栅极23可作为掩膜应用。具体的，上述不透明栅极23为金属栅极，所采用的金属材料包括铝、铜、钼、钛、银、金、钽、钨、铬单质或铝合金，不透明栅极23为单层金属薄膜，或由上述金属单质或铝合金任意两层或两层以上组成的多层薄膜。不透明栅极23的厚度为100nm到2000nm。具体的，上述透明栅极绝缘层24为基于二氧化硅、氮化硅、氧化铝或有机绝缘薄层的单层薄膜，或是上述绝缘材料两种或两种以上组成的多层薄膜，透明栅极绝缘层24薄膜的厚度为50nm到500nm。S120、在透明栅极绝缘层24上形成透明金属氧化物半导体层25和透明导电层26的叠层结构并图案化，图案化后的叠层结构在垂直于衬底方向上的投影覆盖不透明栅极。具体的，在相同的刻蚀条件下，刻蚀透明导电层26的速率和刻蚀透明金属氧化物半导体层25的速率之比大于或等于10:1。显然，透明金属氧化物半导体层25和透明导电层26的刻蚀特性差异明显，则后续刻蚀透明导电层26时，不会对透明金属氧化物半导体层25造成影响，保证了薄膜晶体管的性能稳定性。具体的，透明金属氧化物半导体层25的材料包括(In2O3)x(MO)y(ZnO)z(0≤x≤1，0≤y≤1，0≤z≤1，x+y+z＝1)，其中M为镓、锡、硅、铝、镁、锆或镧系稀土元素中的一种或一种以上的任意组合。具体的，透明导电层26包括金属氧化物透明导电层，金属氧化物透明导电层的材料包括(In2O3)x(MO)y(ZnO)z(0≤x≤1，0≤y≤1，0≤z≤1，x+y+z＝1)，其中M为镓、锡、硅、铝、镁、锆、或镧系稀土元素中的一种或一种以上的任意组合，金属氧化物透明导电层的厚度为10nm到200nm。具体的，透明导电层26包括碳纳米薄层，碳纳米薄层包括：石墨烯薄层或碳纳米线薄层，碳纳米薄层的厚度为0.1nm到100nm。具体的，透明导电层26包括金属本文档来自技高网...

【技术保护点】
一种薄膜晶体管的制作方法，其特征在于，包括：提供一衬底，在所述衬底上依次形成不透明栅极和透明栅极绝缘层；在所述透明栅极绝缘层上形成透明金属氧化物半导体层和透明导电层的叠层结构并图案化，图案化后的所述叠层结构在垂直于所述衬底方向上的投影覆盖所述不透明栅极；以所述不透明栅极作为掩膜，对所述透明导电层进行图案化以形成沟道区和源漏电极区；依次形成钝化层和源漏电极。

【技术特征摘要】
1.一种薄膜晶体管的制作方法，其特征在于，包括：提供一衬底，在所述衬底上依次形成不透明栅极和透明栅极绝缘层；在所述透明栅极绝缘层上形成透明金属氧化物半导体层和透明导电层的叠层结构并图案化，图案化后的所述叠层结构在垂直于所述衬底方向上的投影覆盖所述不透明栅极；以所述不透明栅极作为掩膜，对所述透明导电层进行图案化以形成沟道区和源漏电极区；依次形成钝化层和源漏电极。2.根据权利要求1所述的薄膜晶体管的制作方法，其特征在于，在相同的刻蚀条件下，刻蚀所述透明导电层的速率和刻蚀所述透明金属氧化物半导体层的速率之比大于或等于10:1。3.根据权利要求2所述的薄膜晶体管的制作方法，其特征在于，所述透明金属氧化物半导体层的材料包括(In2O3)x(MO)y(ZnO)z(0≤x≤1，0≤y≤1，0≤z≤1，x+y+z＝1)，其中M为镓、锡、硅、铝、镁、锆或镧系稀土元素中的一种或一种以上的任意组合。4.根据权利要求1所述的薄膜晶体管的制作方法，其特征在于，所述透明金属氧化物半导体层的厚度为20nm到200nm。5.根据权利要求2所述的薄膜晶体管的制作方法，其特征在于，所述透明导电层包括金属氧化物...

【专利技术属性】
技术研发人员：徐苗，李民，王磊，黄东晨，陶洪，邹建华，彭俊彪，
申请(专利权)人：华南理工大学，
类型：发明
国别省市：广东,44