半导体器件及其形成方法技术

技术编号:16234701 阅读:22 留言:0更新日期:2017-09-19 15:28
本发明专利技术实施例提供了一种能够高压操作的半导体器件及其形成方法。其中该半导体器件包括:半导体基底,具有第一导电类型;第一井区,形成于该半导体基底中并且具有第二导电类型,该第二导电类型相反于该第一导电类型;第二井区,形成于该第一井区中并且具有该第一导电类型;第一栅极结构,形成于该第二井区和该第一井区上;第一掺杂区,形成于该第二井区中并且具有该第二导电类型;第二掺杂区,形成于该第一井区中并且具有该第二导电类型;以及第二栅极结构,形成于该第一栅极结构的一部分和第一井区的一部分上。

Semiconductor device and method of forming the same

Embodiments of the present invention provide a semiconductor device capable of high voltage operation and a method for forming the same. The semiconductor device includes a semiconductor substrate having a first conductivity type; a first well region is formed on the semiconductor substrate and having a second conductivity type, the second conductive type opposite to the first conductive type; second well area, formed in the first well region and has the first conductivity type; a first gate structure. Formed in the second well region and the first well area; the first doping area is formed on the second well area and has the second conductivity type; the second doped region is formed on the first well region and has the second conductivity type; and a second gate structure, a part is formed on the first gate structure of a the first part and wells.

【技术实现步骤摘要】
半导体器件及其形成方法
本专利技术涉及IC(IntegratedCircuits,集成电路),尤其涉及一种能够高电压操作的半导体器件及其形成方法。
技术介绍
近年来,随着对高电压器件(诸如功率半导体器件)的需求增加,业界对应用于高电压器件中的HVMOSFET(High-VoltageMetal-Oxide-SemiconductorFieldEffectTransistors,高电压金属氧化物半导体场效应晶体管)的研究已越来越有兴趣。在各种类型的HVMOSFET中,一般经常使用诸如LDMOS(LateralDoubleDiffusedMetal-Oxide-Semiconductor,横向扩散金属氧化物半导体)等半导体器件。但是,随着半导体制造的发展,需要进一步增加用于高电压器件的HVMOSFET的崩溃电压(breakdownvoltage)。如此,由于持续对高电压器件的半导体制造的需要,因此需要可靠的具有增强的崩溃电压的高压MOSFET(用于高电压器件)来满足设备性能要求。
技术实现思路
有鉴于此,本专利技术实施例提供了一种半导体器件及其形成方法,可以进行高压操作。本专利技术提供了一种半导体器件,包括:半导体基底,具有第一导电类型;第一井区,形成于该半导体基底中并且具有第二导电类型,该第二导电类型相反于该第一导电类型;第二井区,形成于该第一井区中并且具有该第一导电类型;第一栅极结构,形成于该第二井区和该第一井区上;第一掺杂区,形成于该第二井区中并且具有该第二导电类型;第二掺杂区,形成于该第一井区中并且具有该第二导电类型;以及第二栅极结构,形成于该第一栅极结构的一部分和第一井区的一部分上。其中,该第二栅极结构还形成于该第二掺杂区的一部分上。其中,该第一栅极结构包括:第一介电层及形成于该第一介电层上的第一导电层;以及该第二栅极结构包括:第二介电层及形成于该第二介电层上的第二导电层。其中,进一步包括:隔离元件,设置在该半导体基底中;第三导电层,形成于该隔离元件上;第三介电层,形成于该第三导电层上;以及第四导电层,形成于该第三介电层上。其中,该第三导电层、该第三介电层以及该第四导电层形成电容。其中,该第一导电类型为P型,该第二导电类型为N型。其中,该第一介电层的厚度介于之间,该第二及第三介电层的厚度介于之间。其中,该第二栅极结构覆盖该第一栅极结构的20%~80%的顶面。其中,该第一栅极结构与该第二栅极结构连接至相等的电位。本专利技术提供了一种半导体器件的形成方法,包括:提供半导体结构,该半导体结构包括:半导体基底,具有第一导电类型;第一井区,形成于该半导体基底的位于第一区域中的部分中并且具有第二导电类型,该第二导电类型相反于该第一导电类型;第二井区,形成于该第一井区中并且具有该第一导电类型;第一栅极结构,形成于该第二井区和该第一井区上;第一掺杂区,形成于该第二井区中并且具有该第二导电类型;第二掺杂区,形成于该第一井区中并且具有该第二导电类型;以及形成第二栅极结构,位于该第一栅极结构的一部分和该第一井区的一部分上。其中,该第二栅极结构还位于该第二掺杂区的一部分上。其中,该第二栅极结构覆盖该第一栅极结构的20%~80%的顶面。其中,该第一导电类型为P型,该第二导电类型为N型。其中,该半导体结构还包括:隔离元件,形成于该半导体基底的位于第二区域中的部分中,其中该第二区域不同于该第一区域;以及第三导电层,形成于该隔离元件上;所述方法还包括:在该第三导电层上形成第三栅极结构。其中,该第二栅极结构与该第三栅极结构同时形成。其中,该第一栅极结构包括:第一介电层及形成于该第一介电层上的第一导电层;该第二栅极结构包括:第二介电层及形成于该第二介电层上的第二导电层;该第三栅极结构包括:第三介电层,形成于该第三导电层上;以及第四导电层,形成于该第三介电层上。其中,该第一介电层的厚度介于之间,该第二及第三介电层的厚度介于之间。其中,该第三导电层、该第三介电层以及该第四导电层形成电容。其中,同时形成该第二栅极结构及该第三栅极结构的步骤包括:在该半导体结构上形成介电层;以及形成覆盖该介电层的导电层;在该导电层上分别形成第一图案化的掩膜层和第二图案化的掩膜层;以及移除该导电层和该介电层中未被该第一图案化的掩膜层和该第二图案化的掩膜层覆盖的部分,以分别和同时形成该第二栅极结构和该第三栅极结构。本专利技术实施例的有益效果是:本专利技术实施例的半导体器件,在第一栅极结构的一部分和第一井区的一部分上形成第二栅极结构,从而透过该第二栅极结构来使得该半导体器件可以进行更高电压的操作。附图说明通过阅读接下来的详细描述以及参考附图所做的示例,能够更全面地理解本专利技术,其中:图1~6为剖面示意图,用来示出根据本专利技术实施例的半导体器件的形成方法的各个中间阶段。具体实施方式以下描述为实现本专利技术的较佳方式。该描述仅是说明本专利技术一般原理的目的,而不应视为限制。本专利技术的范围最好通过参考所附的权利要求来确定。图1至6为剖面示意图,示出了根据本专利技术实施例的半导体器件的形成方法的各个中间阶段。通过图1~6所示的方法形成的半导体器件包括:能够高压(例如,100V)操作的HVMOSFET(高电压金属氧化物半导体场效应晶体管)。在图1中,提供了大致制造好的半导体结构。如图1所示,该提供的半导体结构具有两个区域A和B。区域A与区域B相邻或者区域A与区域B通过另一形成于他们之间的区域(未示出)隔开。如图1所示,区域A中的半导体结构包括:半导体基底100,诸如硅基底。该半导体基底100可以具有第一导电类型,诸如P型。隔离元件108分别设置在区域A内的半导体基底100的相对端部中。该隔离元件108可以是图1中所示的STI(shallowtrenchisolation,浅沟槽隔离)元件,但是不限制于此。在一些实施例中,该隔离元件108可以为FOX(FieldOxide,场氧化物)隔离元件。该隔离元件108可以包括:诸如硅的氧化物等绝缘材料,但是不限制于此。一深井区102形成于区域A内的半导体基底100的一部分中并且位于隔离元件108的下方。该深井区102具有相反于该第一导电类型的第二导电类型,例如N型。另外,井区104形成于深井区102与每个隔离元件108之间。井区106形成于半导体基底的位于井区104之间的部分中,并且该井区106位于深井区102的上方。井区104和井区106均可以具有第一导电类型,例如P型。井区110形成于隔离元件108、井区106和井区104之间的半导体基底100中。井区110可以具有第二导电类型,例如N型。井区112形成在井区110的一部分中并且与一个隔离元件108相邻。井区112具有第一导电类型,例如P型。掺杂区114形成在井区112的一部分中,并且具有第二导电类型,诸如N型。另一掺杂区116形成在井区110的一部分中,并且相邻右边的隔离元件108。掺杂区116可以具有第二导电类型,诸如N型。掺杂区114和116的掺杂浓度大于井区110的掺杂浓度。在区域A中,在井区112的一部分以及井区110的一部分上形成栅极结构G1,该栅极结构G1包括:介电层118及导电层120,其中该导电层120形成于该介电层118上。在一个实施例中,在区域A中,该介电层118可以包括:硅的氧化物、硅的本文档来自技高网...
半导体器件及其形成方法

【技术保护点】
一种半导体器件,其特征在于,包括:半导体基底,具有第一导电类型;第一井区,形成于该半导体基底中并且具有第二导电类型,该第二导电类型相反于该第一导电类型;第二井区,形成于该第一井区中并且具有该第一导电类型;第一栅极结构,形成于该第二井区和该第一井区上;第一掺杂区,形成于该第二井区中并且具有该第二导电类型;第二掺杂区,形成于该第一井区中并且具有该第二导电类型;以及第二栅极结构,形成于该第一栅极结构的一部分和第一井区的一部分上。

【技术特征摘要】
2016.03.11 US 62/306,661;2017.01.20 US 15/411,0991.一种半导体器件,其特征在于,包括:半导体基底,具有第一导电类型;第一井区,形成于该半导体基底中并且具有第二导电类型,该第二导电类型相反于该第一导电类型;第二井区,形成于该第一井区中并且具有该第一导电类型;第一栅极结构,形成于该第二井区和该第一井区上;第一掺杂区,形成于该第二井区中并且具有该第二导电类型;第二掺杂区,形成于该第一井区中并且具有该第二导电类型;以及第二栅极结构,形成于该第一栅极结构的一部分和第一井区的一部分上。2.如权利要求1所述的半导体器件,其特征在于,该第二栅极结构还形成于该第二掺杂区的一部分上。3.如权利要求1所述的半导体器件,其特征在于,该第一栅极结构包括:第一介电层及形成于该第一介电层上的第一导电层;以及该第二栅极结构包括:第二介电层及形成于该第二介电层上的第二导电层。4.如权利要求3所述的半导体器件,其特征在于,进一步包括:隔离元件,设置在该半导体基底中;第三导电层,形成于该隔离元件上;第三介电层,形成于该第三导电层上;以及第四导电层,形成于该第三介电层上。5.如权利要求4所述的半导体器件,其特征在于,该第三导电层、该第三介电层以及该第四导电层形成电容。6.如权利要求1所述的半导体器件,其特征在于,该第一导电类型为P型,该第二导电类型为N型。7.如权利要求4所述的半导体器件,其特征在于,该第一介电层的厚度介于之间,该第二及第三介电层的厚度介于之间。8.如权利要求1所述的半导体器件,其特征在于,该第二栅极结构覆盖该第一栅极结构的20%~80%的顶面。9.如权利要求1所述的半导体器件,其特征在于,该第一栅极结构与该第二栅极结构连接至相等的电位。10.一种半导体器件的形成方法,其特征在于,包括:提供半导体结构,该半导体结构包括:半导体基底,具有第一导电类型;第一井区,形成于该半导体基底的位于第一区域中的部分中并且...

【专利技术属性】
技术研发人员:林振华季彦良熊志文
申请(专利权)人:联发科技股份有限公司
类型:发明
国别省市:中国台湾,71

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1