功率放大电路制造技术

公开了功率放大电路，包括：被输入相位彼此反转的第1输入信号和第2输入信号的输入电路；源极上被供给第1电压，以栅极接受第1输入信号的第1晶体管；源极上被供给第1电压，以栅极接受第2输入信号的第2晶体管；连接在第2晶体管的栅极和第1晶体管的漏极之间的第1中和电路；连接在第1晶体管的栅极和第2晶体管的漏极之间的第2中和电路；级联连接到第1晶体管的漏极的N个第3晶体管；级联连接到第2晶体管的漏极的N个第4晶体管；以及与第N的第3晶体管的漏极和第N的第4晶体管的漏极连接，输出相位彼此反转的第1输出信号和第2输出信号的输出电路。

Power amplifier circuit

Open the power amplifier circuit, including: input circuit of phase inversion each other first and second input signals; a source of supply voltage is first, first transistor first input signal to the gate; a source of supply voltage is first, receiving second input signals to second transistors connected between the gate; drain the gate of the second transistor and the first transistor first and 2 circuit; and the circuit is connected between the drain of the first transistor and the second transistor gate; cascade connected to the N third crystal drain of the first transistor tube; cascade connected to N fourth transistor drain of the second transistor; and drain and article fourth of N third and the N transistor transistor's drain connected output circuit, the output phase reversal each other first output signal and the second output signal.

【技术实现步骤摘要】
功率放大电路
本专利技术涉及功率放大电路。
技术介绍
近年来，伴随以通信和雷达所代表的无线技术的越来越多的利用，可分配的频带急速地紧张。为了缓和频率紧张，已经开始以毫米波段为代表的高频段的利用。作为代表例子，60GHz频段被用于毫米波通信，79GHz频段被用于毫米波雷达。为了缓和频率紧张，期待更高的频率即超100GHz的频段的利用。采用了超100GHz的频段的无线装置，相比采用了60GHz频段和79GHz频段等的毫米波段的无线装置，可进行宽带占有，所以能够实现更高速的通信和高分辨率的雷达。伴随超100GHz的频带的利用，期待廉价地制造在超100GHz下工作的无线IC(IntegratedCircuit；集成电路)。一般地，无线IC以半导体作为材料，通过CMOS(ComplementaryMetal-Oxide-Semiconductor；互补金属氧化物半导体)工艺来制造。CMOS工艺能够以低成本制造集成度高的小型的无线IC。而且，微细CMOS工艺，能够制造理论上超100GHz中可工作的晶体管(无线IC)。在通过微细CMOS工艺制造超100GHz中可工作的无线IC的情况下，无线IC的结构要素即功率放大电路的设计余量较小。即使产生PVT(ProcessVoltageTemperature；工艺电压温度)偏差等，为了使无线IC稳定地工作，在推进功率放大电路的高增益技术的开发。作为增大功率放大电路的设计余量的重要的参数，考虑最大可用增益(MaximumAvailableGain：MAG(最大有效增益))。但是，功率放大电路的MAG因晶体管的寄生电容等的寄生元件的影响而降低。例如，在专利文献1中，公开了作为提高MAG的结构，包括消除晶体管的栅极和漏极之间的寄生电容Cgd的影响的(中和(neutralization))结构的功率放大电路。现有技术文献专利文献专利文献1：日本专利第5228017号公报
技术实现思路
作为使功率放大电路的MAG降低的原因，在前述的寄生电容Cgd以外，例如，还有晶体管的栅极-源极间的寄生电容(Cgs)、漏极-源极间的寄生电容(Cds)。起因于寄生在晶体管的源极中电感的影响，晶体管的源极不被接地而发生寄生电容Cgs及寄生电容Cds。可是，专利文献1中记载的功率放大电路，由于不能将寄生电容Cgd以外的寄生元件的影响充分地中和，所以对MAG的降低的改善效果不充分。特别地，在晶体管的最大振荡频率(fmax)附近的高频段中，寄生元件的影响更显著，功率放大电路的MAG进一步降低。本专利技术的非限定性的实施例，鉴于这点而完成，提供能够在高频段中使MAG提高的功率放大电路。本专利技术的一方式的功率放大电路包括：被输入具有第1相位的第1输入信号和具有反转了所述第1相位的第2相位的第2输入信号的输入电路；源极上供给第1电压，从所述输入电路以栅极接受所述第1输入信号的第1晶体管；源极上供给所述第1电压，从所述输入电路以栅极接受所述第2输入信号的第2晶体管；连接在所述第2晶体管的栅极和所述第1晶体管的漏极之间，对寄生元件进行中和第1中和电路；连接在所述第1晶体管的栅极和所述第2晶体管的漏极之间，对寄生元件进行中和第2中和电路；级联连接到所述第1晶体管的漏极的N个(N为1以上的整数)第3晶体管；级联连接到所述第2晶体管的漏极的N个第4晶体管；以及连接到第N的所述第3晶体管的漏极和第N的所述第4晶体管的漏极，输出具有第3相位的第1输出信号和具有反转了所述第3相位的第4相位的第2输出信号的输出电路。再有，这些概括性的并且具体的方式，可以通过系统、装置、方法、集成电路来实现，也可以通过系统、装置、方法、集成电路的任意的组合来实现。根据本专利技术的一方式的功率放大电路，能够在高频段中使MAG提高。从说明书和附图中将清楚本专利技术的一方式中的更多的优点和效果。这些优点和/或效果可以由几个实施方式和说明书及附图所记载的特征来分别提供，不需要为了获得一个或一个以上的特征而提供全部特征。附图说明图1表示以往的功率放大电路10的结构。图2表示以往的具有对寄生元件进行中和的电路的功率放大电路20的结构。图3表示本专利技术的实施方式1的功率放大电路100的结构例子。图4表示本专利技术的实施方式1的中和电路105、106的第1结构例子。图5表示本专利技术的实施方式1的中和电路105、106的第2结构例子。图6表示本专利技术的实施方式1的功率放大电路100的MAG特性。图7表示本专利技术的实施方式2的功率放大电路200的结构例子。图8表示本专利技术的实施方式2的功率放大电路200的MAG特性。图9表示本专利技术的实施方式3的功率放大电路300的结构例子。图10表示本专利技术的实施方式3的功率放大电路300的MAG特性。图11表示本专利技术的实施方式4的功率放大电路400的结构例子。具体实施方式(完成本专利技术的经过)首先，说明完成本专利技术的经过。本专利技术的一方式涉及在超100GHz的高频段工作的功率放大电路。图1是表示以往的功率放大电路10的结构的图。功率放大电路10具有：输入晶体管11、12；输入电路13；和输出电路14。输入晶体管11、12分别从输入电路13接受彼此极性不同的输入信号Vinp、Vinn。输出电路14从输入晶体管11、12接受信号，输出彼此极性不同的输出信号Voutp、Voutn。输入电路13、输出电路14上，分别连接负载。对于连接到输入电路13、输出电路14的负载，在取共轭匹配时，功率放大电路10的功率增益理论上最大。该最大的功率增益被称为最大可用增益(MaximumAvailableGain：MAG)。在功率放大电路的设计余量中，重要的是使MAG提高。功率放大电路的MAG使用Y参数(Y21、Y12)和稳定系数k以下式(1)表示。MAG＝|Y21/Y12|*{k-(k2-1)1/2}(1)在式(1)中，代入从功率放大电路10的等效电路得到的Y参数时，如下式(2)那样。其中，ω是角频率，gm是晶体管的互导值，Cgd是晶体管的栅极-漏极间的寄生电容。如式(2)所示，Cgd主要地成为使MAG降低的因素。为了抑制起因于Cgd的MAG的降低，已知采用了交叉耦合电容器的功率放大电路。采用了具有电容值Cx的交叉耦合电容器的功率放大电路的MAG，如下式(3)那样表示。即，通过使用与寄生电容Cgd同等电容值Cx的交叉耦合电容器，能够抵制Cgd的影响。以下，将消除寄生元件的影响作为对寄生元件进行中和(neutralization)来说明。可是，在功率放大电路中存在Cgd以外的寄生元件，由于该寄生元件成为使MAG降低的因素，所以仅采用了交叉耦合电容器的功率放大电路，不能充分地抑制MAG的降低。作为抑制起因于Cgd以外的寄生元件的MAG的降低的结构，例如，专利文献1公开了具有对寄生元件进行中和(neutralization)的电路的功率放大电路。参照图2说明专利文献1所公开的以往的功率放大电路。图2是表示以往的具有对寄生元件进行中和的电路的功率放大电路20的结构的电路图。在图2中，对与图1同样的结构附加相同的标号并省略说明。在功率放大电路20中，在输入晶体管11的漏极和输入晶体管12的栅极之间，串联地连接交叉耦合电容器15(电容值Cx)和电阻17(电阻值Rx)。此外，在输入晶体管12的漏极和输本文档来自技高网...

【技术保护点】
功率放大电路，包括：输入电路，被输入具有第1相位的第1输入信号和具有反转了所述第1相位的第2相位的第2输入信号；第1晶体管，源极上被供给第1电压，以栅极从所述输入电路接受所述第1输入信号；第2晶体管，源极上被供给所述第1电压，以栅极从所述输入电路接受所述第2输入信号；第1中和电路，连接在所述第2晶体管的栅极和所述第1晶体管的漏极之间，对寄生元件进行中和；第2中和电路，连接在所述第1晶体管的栅极和所述第2晶体管的漏极之间，对寄生元件进行中和；N个第3晶体管，级联连接到所述第1晶体管的漏极；N个第4晶体管，级联连接到所述第2晶体管的漏极；以及输出电路，与第N的所述第3晶体管的漏极和第N的所述第4晶体管的漏极连接，输出具有第3相位的第1输出信号和具有反转了所述第3相位的第4相位的第2输出信号，其中，N为1以上的整数。

【技术特征摘要】
2016.03.07 JP 2016-0433121.功率放大电路，包括：输入电路，被输入具有第1相位的第1输入信号和具有反转了所述第1相位的第2相位的第2输入信号；第1晶体管，源极上被供给第1电压，以栅极从所述输入电路接受所述第1输入信号；第2晶体管，源极上被供给所述第1电压，以栅极从所述输入电路接受所述第2输入信号；第1中和电路，连接在所述第2晶体管的栅极和所述第1晶体管的漏极之间，对寄生元件进行中和；第2中和电路，连接在所述第1晶体管的栅极和所述第2晶体管的漏极之间，对寄生元件进行中和；N个第3晶体管，级联连接到所述第1晶体管的漏极；N个第4晶体管，级联连接到所述第2晶体管的漏极；以及输出电路，与第N的所述第3晶体管的漏极和第N的所述第4晶体管的漏极连接，输出具有第3相位的第1输出信号和具有反转了所述第3相位的第4相位的第2输出信号，其中，N为1以上的整数。2.如权利要求1所述的功率放大电路，所述第1中和电路和所述第2中和电路分别具有电容器。3.如权利要求2所述的功率放大电路，所述第1中和电路和所述第2中和电路分别具有串联连接到所述电容器的电阻。4.如权利要求1至3的任意一项所述的功率放大电路，还包括：分别连接到所述N个第3晶体管的N个第1电感器；以及分别连接到所述N个第4晶体管的N个第2电感器，所述N个第3晶体...

【专利技术属性】
技术研发人员：阿部敬之，佐藤润二，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：日本,JP