半导体装置制造方法及图纸

技术编号:16156685 阅读:74 留言:0更新日期:2017-09-06 21:06
半导体装置100包括:栅电极126,配置于沟槽122内,并且,在侧壁的部分经由栅极绝缘膜124与p型基极区域116相对;屏蔽电极130,配置于沟槽122内,并且,位于栅电极126与沟槽122的槽底之间;沟槽22内的电气绝缘区域128,在栅电极126与屏蔽电极130之间扩展,并且进一步地沿沟槽122的侧壁以及槽底扩展后将屏蔽电极130从侧壁以及槽底处隔开;以及源电极134,将n+型源极区域118与屏蔽电极130电气连接,其中,屏蔽电极130具有:高电阻区域130a,位于n+型漏极区域112一侧;以及低电阻区域130,位于栅电极126一侧。能够抑制振铃以及浪涌电压、抑制错误运行以及防止开关损耗增大。

【技术实现步骤摘要】
【国外来华专利技术】半导体装置
本专利技术涉及半导体装置。
技术介绍
以往,具有被称为栅极屏蔽(ShieldGate)构造的半导体装置已被普遍认知(例如,参照专利文献1)。以往的半导体装置900如图20(a)所示,包括:半导体基体910,包含:n+型漏极区域912、n-型漂移区域914、p型基极区域916、以及n+型源极区域918;沟槽(Trench)922,具有:被形成在半导体基体910内,并且与n-型漂移区域914相邻接的槽底、以及与p型基极区域916以及n-型漂移区域914相邻接的侧壁,且从平面上看被形成为条纹(Stripe)状;栅电极926,被配置在沟槽922内,并且在侧壁部分处经由绝缘膜924与p型基极区域916相对;屏蔽电极930,被配置在沟槽922内,并且位于栅电极926与沟槽922的槽底之间;沟槽922内的电气绝缘区域928,在栅电极926与沟槽922的槽底之间扩展,并且进一步沿沟槽922的侧壁以及槽底扩展后使屏蔽电极930从侧壁以及槽底处隔开;源电极934,被形成在半导体基体910的上方,并且将源电极918与屏蔽电极930电气连接;以及漏电极936,与n+型漏极区域912相邻接后被形成。根据以往的半导体装置900,由于具备被配置在沟槽922内,并且位于栅电极926与沟槽922的槽底之间的屏蔽电极930,因此栅漏电容CGD(参照图20(b))就会降低,其结果就是栅充电电流量以及栅放电电流量就会减小,从而能够加快开关速度。另外,由于能够加长从容易引起电场集中的沟槽922的角部到栅电极926的距离,进而,能够通过电气绝缘区域928缓和电场,其结果就是,能够提高耐压。【先行技术文献】【专利文献1】专利第4790908号公报然而,通过本专利技术者的研究,发现以往的半导体装置900,在开关关断(Switchoff)时会产生振铃(Ringing)或是高浪涌(Surge)电压。于是,本专利技术者便想到了使用高电阻屏蔽电极(例如,比源电极和栅电极更高电阻的屏蔽电极)来作为屏蔽电极(参照图2(a))。这样的话,依靠屏蔽电极较高的内部电阻,就能够在开关关断时缓和漏电极的电位变化,从而,就能够在开关关断时抑制振铃产生的同时,降低浪涌电压。但是,如上述般一旦使用高电阻的屏蔽电极来作为屏蔽电极的话,在开关周期的后半段,由于沿屏蔽电极的配线会产生电位差,因此经由栅源电容CGS(参照图20,在图2中也为同样情况)栅极电压VGS就会突然升高,从而有容易产生运行错误(自行开启(SelfTurn-On))的问题(参照图2(b)中的符号A)。另外,由于开关速度变慢(参照图2(b)),还存在有开关损耗增大的问题。而另一方面,如使用低电阻的屏蔽电极来作为屏蔽电极的话(参照图3(a)),则由于在开关关断时无法缓和漏电极的电位变化,因此就无法获得抑制振铃的同时降低浪涌电压的效果(参照图3(b))。因此,本专利技术鉴于上述这些问题,以提供如下的一种半导体装置为目的:能够抑制开关关断时产生的振铃的同时降低浪涌电压,并且,能够抑制开关关断时因栅极电压VGS启动而产生的运行错误(自行开启),而且,还能够减少开关损耗增大所带来的问题。
技术实现思路
本专利技术的半导体装置,包括:半导体基体,含有:第一导电型漏极区域、与所述漏极区域相邻接的第一导电型漂移区域、与所述漂移区域相邻接的第二导电型基极区域、以及与所述基极区域相邻接的第一导电型源极区域;沟槽,形成于所述半导体基体内,具有与所述漂移区域相邻接的槽底、以及与所述基极区域和所述漂移区域相邻接的侧壁,并且从平面上看被形成为条纹状;栅电极,配置于所述沟槽内,并且,在所述侧壁的部分经由栅极绝缘膜与所述基极区域相对;屏蔽电极,配置于所述沟槽内,并且,位于所述栅电极与所述沟槽的所述槽底之间;所述沟槽内的电气绝缘区域,在所述栅电极与所述屏蔽电极之间扩展,并且进一步地沿所述沟槽的所述侧壁以及所述槽底扩展后将所述屏蔽电极从所述侧壁以及所述槽底处隔开;源电极,形成于所述半导体基体的上方,并且将所述源极区域与所述屏蔽电极电气连接;以及漏电极,与所述漏极区域相邻接后形成,其特征在于:其中,所述屏蔽电极具有:高电阻区域,位于所述漏极区域一侧;以及低电阻区域,位于所述栅电极一侧。再有,上述高电阻区域也可称为:位于所述漏极区域一侧,并且沿所述屏蔽电极的长度方向具有第一电阻的第一区域;上述低电阻区域也可称为:位于所述栅电极一侧,并且沿所述屏蔽电极的长度方向具有高于所述第一电阻的第二电阻的第二区域。在本专利技术的半导体装置中,比较理想的情况是所述高电阻区域以及所述低电阻区域均由含有掺杂物的同一半导体材料所构成,并且所述低电阻区域的掺杂物浓度高于所述高电阻区域的掺杂物浓度。在本专利技术的半导体装置中,比较理想的情况是所述高电阻区域以及所述低电阻区域分别由不同的材料所构成,并且构成所述低电阻区域的材料的电阻率低于构成所述高电阻区域的材料的电阻率。在本专利技术的半导体装置中,比较理想的情况是所述高电阻区域以及所述低电阻区域分别由同一材料所构成,并且以与所述屏蔽电极的条纹的长度方向垂直相交的平面进行切割后的所述低电阻区域的切面面积,大于以与所述屏蔽电极的条纹的长度方向垂直相交的平面进行切割后的所述高电阻区域的切面面积。在本专利技术的半导体装置中,比较理想的情况是所述高电阻区域以及所述低电阻区域位于互相接触的位置上。在本专利技术的半导体装置中,比较理想的情况是所述高电阻区域以及所述低电阻区域位于经由所述电气绝缘区域相互隔开的位置上。在本专利技术的半导体装置中,比较理想的情况是所述电气绝缘区域中被夹在所述高电阻区域和所述低电阻区域之间的电气绝缘区域的一部分具有开口部,并且所述高电阻区域以及所述低电阻区域经由所述开口部部分接触。在本专利技术的半导体装置中,比较理想的情况是所述低电阻区域比所述高电阻区域更薄。在本专利技术的半导体装置中,比较理想的情况是所述高电阻区域比所述低电阻区域更薄。专利技术效果根据本专利技术的半导体装置,因为具备具有位于漏极区域一侧的高电阻区域以及位于栅电极一侧的低电阻区域的屏蔽电极来作为屏蔽电极(参照图1(a)),因此由于在高电阻区域中,该区域中的电阻Ra(参照图4)的电阻值高于电阻Rb(参照图4)的电阻值,所以能够缓和开关关断时漏电极的电位变化,从而就能够在抑制开关关断时产生的振铃的同时降低浪涌电压(参照图1(b))。另外,由于在低电阻区域中,该区域中的电阻Rb(参照图4)的电阻值低于电阻Ra(参照图4)的电阻值,所以能够降低沿屏蔽电极的配线所产生的电位差,从而就能够抑制开关周期的后半期中因栅极电压VGS启动而产生的运行错误(自行开启)(参照图1(b)中的符号A)。另外,通过存在有低电阻区域,还能够加快开关速度(参照图1(b)),从而就能够防止开关损耗的增大。简单附图说明图1是实施方式一所涉及的半导体装置100的说明图。图1(a)是半导体装置100的截面图,图1(b)是半导体装置100开关关断时的波形响应图。图2是比较例一所涉及的半导体装置100a的说明图。图2(a)是半导体装置100a的截面图,图2(b)是半导体装置100a开关关断时的波形响应图。图3是比较例二所涉及的半导体装置100b的说明图。图3(a)是半导体装置100b的截面图,图3(b)是半导体装置100b开关关断时的本文档来自技高网
...
半导体装置

【技术保护点】
一种半导体装置,包括:半导体基体,含有:第一导电型漏极区域、与所述漏极区域相邻接的第一导电型漂移区域、与所述漂移区域相邻接的第二导电型基极区域、以及与所述基极区域相邻接的第一导电型源极区域;沟槽,形成于所述半导体基体内,具有与所述漂移区域相邻接的槽底、以及与所述基极区域和所述漂移区域相邻接的侧壁,并且从平面上看被形成为条纹状;栅电极,配置于所述沟槽内,并且,在所述侧壁的部分经由栅极绝缘膜与所述基极区域相对;屏蔽电极,配置于所述沟槽内,并且,位于所述栅电极与所述沟槽的所述槽底之间;所述沟槽内的电气绝缘区域,在所述栅电极与所述屏蔽电极之间扩展,并且进一步地沿所述沟槽的所述侧壁以及所述槽底扩展后将所述屏蔽电极从所述侧壁以及所述槽底处隔开;源电极,形成于所述半导体基体的上方,并且将所述源极区域与所述屏蔽电极电气连接;以及漏电极,与所述漏极区域相邻接后形成,其特征在于:其中,所述屏蔽电极具有:高电阻区域,位于所述漏极区域一侧;以及低电阻区域,位于所述栅电极一侧。

【技术特征摘要】
【国外来华专利技术】1.一种半导体装置,包括:半导体基体,含有:第一导电型漏极区域、与所述漏极区域相邻接的第一导电型漂移区域、与所述漂移区域相邻接的第二导电型基极区域、以及与所述基极区域相邻接的第一导电型源极区域;沟槽,形成于所述半导体基体内,具有与所述漂移区域相邻接的槽底、以及与所述基极区域和所述漂移区域相邻接的侧壁,并且从平面上看被形成为条纹状;栅电极,配置于所述沟槽内,并且,在所述侧壁的部分经由栅极绝缘膜与所述基极区域相对;屏蔽电极,配置于所述沟槽内,并且,位于所述栅电极与所述沟槽的所述槽底之间;所述沟槽内的电气绝缘区域,在所述栅电极与所述屏蔽电极之间扩展,并且进一步地沿所述沟槽的所述侧壁以及所述槽底扩展后将所述屏蔽电极从所述侧壁以及所述槽底处隔开;源电极,形成于所述半导体基体的上方,并且将所述源极区域与所述屏蔽电极电气连接;以及漏电极,与所述漏极区域相邻接后形成,其特征在于:其中,所述屏蔽电极具有:高电阻区域,位于所述漏极区域一侧;以及低电阻区域,位于所述栅电极一侧。2.根据权利要求1所述的半导体装置,其特征在于:其中,所述高电阻区域以及所述低电阻区域均由含有掺杂物的同一半导体材料所构成,并且所述低电阻区域的掺杂物浓度高于所述高电阻区域的掺杂物浓度。3.根据权利要求1所述的半导体装...

【专利技术属性】
技术研发人员:岸雅人渡边祐司竹森俊之穴泽健夫秋元俊孝
申请(专利权)人:新电元工业株式会社
类型:发明
国别省市:日本,JP

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1