一种比较器电路制造技术

一种比较器电路，属于半导体集成电路技术领域。包括：第一NMOS管的栅极接负输入端，源极接第二NMOS管的源极和第五NMOS管的漏极，漏极接第一PMOS管的栅极和漏极以及第三NMOS管的漏极；第一PMOS管的源极接电源；第五NMOS管的栅极接偏置电流输入端，源极接地；第二NMOS管的栅极接正输入端，漏极接输出端；第三NMOS管的栅极接正输入端，源极接第四NMOS管的源极和第六NMOS管的漏极；第四NMOS管的栅极接负输入端，漏极接输出；第六NMOS管的栅极接输入，源极接地；第二PMOS管的栅极和漏极都接输出端，源极接电源。该比较器电路引入了电平反馈技术，从而提升了比较器电路的电平转换速率。

【技术实现步骤摘要】
一种比较器电路
本专利技术属于半导体集成电路
，具体涉及一种比较器电路。
技术介绍
比较器是将两个模拟电压信号相比较的电路。比较器的两路输入为模拟信号，输出则为二进制信号0或1，当输入电压的差值增大或减小且正负符号不变时，其输出保持恒定。传统的比较器电路如图1所示，包括第一NMOS晶体管N1、第二NMOS晶体管N2、第三NMOS晶体管N3、第四NMOS晶体管N4、第一PMOS晶体管P1、第二PMOS晶体管P2、第三PMOS晶体管P3；第一NMOS晶体管N1的栅极接负输入端UIN，源极接第二NMOS晶体管N2的源极和第三NMOS晶体管N3的漏极，漏极接第一PMOS晶体管P1的栅极和漏极；第二NMOS晶体管N2的栅极接正输入端UIP，漏极接第二PMOS晶体管P2的漏极和第三PMOS晶体管P3的栅极；第一PMOS晶体管P1的源极接电源；第二PMOS晶体管P2的源极接电源；第一PMOS晶体管P1的栅极与第二PMOS晶体管P2的栅极相连；第三NMOS晶体管N3的栅极接偏置电流输入端BIAS，源极接地；第三PMOS晶体管P3的源极接电源，漏极接输出端UOUT；第四NMOS晶体管N4的栅极接偏置电流输入端BIAS，源极接地，漏极接输出端UOUT。传统的比较器电路由于缺乏必要的电平反馈技术，从而在两输入电压变化迅速的情况下，不能得到正确的结果，从而限制了比较器应用的电平转换速率。
技术实现思路
为解决现有比较器电路应用电平转换速率低的技术问题，本专利技术对传统的比较器电路进行了改进，提供了一种电平转换速率高的比较器电路。本专利技术的比较器电路包括：第一PMOS晶体管P1、第二PMOS晶体管P2、第一NMOS晶体管N1、第二NMOS晶体管N2、第三NMOS晶体管N3、第四NMOS晶体管N4、第五NMOS晶体管N5和第六NMOS晶体管N6；第一NMOS晶体管N1的栅极接负输入端UIN，源极接第二NMOS晶体管N2的源极和第五NMOS晶体管N5的漏极，漏极接第一PMOS晶体管P1的栅极和漏极以及第三NMOS晶体管N3的漏极；第一PMOS晶体管P1的源极接电源；第五NMOS晶体管N5的栅极接偏置电流输入端BIAS，源极接地；第二NMOS晶体管N2的栅极接正输入端UIP，漏极接输出端UOUT；第三NMOS晶体管N3的栅极接正输入端UIP，源极接第四NMOS晶体管N4的源极和第六NMOS晶体管N6的漏极；第四NMOS晶体管N4的栅极接负输入端UIN，漏极接输出端UOUT；第六NMOS晶体管N6的栅极接偏置电流输入端BIAS，源极接地；第二PMOS晶体管P2的栅极和漏极都接输出端UOUT，源极接电源。本专利技术的比较器电路在传统的比较器电路的基础上，引入了电平反馈技术。与现有的比较器电路相比，本专利技术的比较器电路的电平转换速率得到了巨大的提升。附图说明图1是传统的比较器的电路结构示意图；图2是本专利技术的比较器的电路结构示意图。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚明了，下面结合具体实施方式并参照附图，对本专利技术进一步详细说明。应该理解，这些描述只是示例性的，而并非要限制本专利技术的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本专利技术的概念。为了解决传统比较器电路应用电平转换速率低的技术问题，本专利技术提供了一种比较器电路，如图2所示，包括：第一PMOS晶体管P1、第二PMOS晶体管P2、第一NMOS晶体管N1、第二NMOS晶体管N2、第三NMOS晶体管N3、第四NMOS晶体管N4、第五NMOS晶体管N5和第六NMOS晶体管N6；第一NMOS晶体管N1的栅极接负输入端UIN，源极接第二NMOS晶体管N2的源极和第五NMOS晶体管N5的漏极，漏极接第一PMOS晶体管P1的栅极和漏极以及第三NMOS晶体管N3的漏极；第一PMOS晶体管P1的源极接电源；第五NMOS晶体管N5的栅极接偏置电流输入端BIAS，源极接地；第二NMOS晶体管N2的栅极接正输入端UIP，漏极接输出端UOUT；第三NMOS晶体管N3的栅极接正输入端UIP，源极接第四NMOS晶体管N4的源极和第六NMOS晶体管N6的漏极；第四NMOS晶体管N4的栅极接负输入端UIN，漏极接输出端UOUT；第六NMOS晶体管N6的栅极接偏置电流输入端BIAS，源极接地；第二PMOS晶体管P2的栅极和漏极都接输出端UOUT，源极接电源。本专利技术的比较器电路在传统的比较器电路的基础上，引入了电平反馈技术。与现有的比较器电路相比，本专利技术的比较器电路的电平转换速率得到了巨大的提升。应当理解的是，本专利技术的上述具体实施方式仅仅用于示例性说明或解释本专利技术的原理，而不构成对本专利技术的限制。因此，在不偏离本专利技术的精神和范围的情况下所做的任何修改、等同替换、改进等，均应包含在本专利技术的保护范围之内。此外，本专利技术所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。本文档来自技高网...

【技术保护点】
一种比较器电路，其特征在于，包括：第一PMOS晶体管P1、第二PMOS晶体管P2、第一NMOS晶体管N1、第二NMOS晶体管N2、第三NMOS晶体管N3、第四NMOS晶体管N4、第五NMOS晶体管N5和第六NMOS晶体管N6；第一NMOS晶体管N1的栅极接负输入端UIN，源极接第二NMOS晶体管N2的源极和第五NMOS晶体管N5的漏极，漏极接第一PMOS晶体管P1的栅极和漏极以及第三NMOS晶体管N3的漏极；第一PMOS晶体管P1的源极接电源；第五NMOS晶体管N5的栅极接偏置电流输入端BIAS，源极接地；第二NMOS晶体管N2的栅极接正输入端UIP，漏极接输出端UOUT；第三NMOS晶体管N3的栅极接正输入端UIP，源极接第四NMOS晶体管N4的源极和第六NMOS晶体管N6的漏极；第四NMOS晶体管N4的栅极接负输入端UIN，漏极接输出端UOUT；第六NMOS晶体管N6的栅极接偏置电流输入端BIAS，源极接地；第二PMOS晶体管P2的栅极和漏极都接输出端UOUT，源极接电源。

【技术特征摘要】
1.一种比较器电路，其特征在于，包括：第一PMOS晶体管P1、第二PMOS晶体管P2、第一NMOS晶体管N1、第二NMOS晶体管N2、第三NMOS晶体管N3、第四NMOS晶体管N4、第五NMOS晶体管N5和第六NMOS晶体管N6；第一NMOS晶体管N1的栅极接负输入端UIN，源极接第二NMOS晶体管N2的源极和第五NMOS晶体管N5的漏极，漏极接第一PMOS晶体管P1的栅极和漏极以及第三NMOS晶体管N3的漏极；第一PMOS晶体管P1的源极接...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：长沙方星腾电子科技有限公司，
类型：发明
国别省市：湖南,43