鳍式场效晶体管制造技术

一种鳍式场效晶体管，包括：衬底、多个隔离结构、多个阻挡层以与栅极叠层结构。衬底具有多个半导体鳍片。隔离结构位在衬底上，以隔离半导体鳍片。另外，半导体鳍片突出于隔离结构。阻挡层位在隔离结构与半导体鳍片之间。阻挡层的材料与隔离结构的材料不同。栅极叠层结构横跨过部分半导体鳍片、部分所述阻挡层以及部分所述隔离结构。另外，也提供一种鳍式场效晶体管的制造方法。

【技术实现步骤摘要】
鳍式场效晶体管
本专利技术实施例涉及一种鳍式场效晶体管。
技术介绍
半导体组件的尺寸不断缩小，所开发的三维多重栅极结构(three-dimensionalmulti-gatestructures)，例如鳍式场效晶体管(fin-typefieldeffecttransistor，FinFET)取代平面的互补式金氧半导体(ComplementaryMetalOxideSemiconductor，CMOS)组件。鳍式场效晶体管的结构特征为硅基鳍片(siliconbasedfin)，其从衬底的表面垂直延伸，且栅极会围绕由鳍片所形成的导电沟道，以进一步地对沟道提供更好的电气控制。在鳍式场效晶体管的工艺期间，鳍片轮廓对于工艺裕度而言是相当关键的。目前鳍式场效晶体管的工艺可能面临负载效应(loadingeffect)以及鳍片弯曲(fin-bending)问题。
技术实现思路
本专利技术实施例提供一种鳍式场效晶体管，包括：衬底、多个隔离结构、多个阻挡层以与栅极叠层结构。衬底具有多个半导体鳍片。隔离结构位在衬底上，以隔离半导体鳍片。半导体鳍片突出于隔离结构。阻挡层位在隔离结构与半导体鳍片之间。阻挡层的材料与隔离结构的材料不同。栅极叠层结构横跨过部分半导体鳍片、部分所述阻挡层以及部分所述隔离结构。附图说明图1是依照本专利技术一些实施例的一种鳍式场效晶体管的制造方法的流程图；图2A至图2M是依照本专利技术一些实施例的一种鳍式场效晶体管的制造方法的立体图；图3A至图3G是沿着图2A至图2G的I-I’线的鳍式场效晶体管的剖面图；图3H至图3I是沿着图2H至图2I的II-II’线的鳍式场效晶体管的剖面图；图3J至图3M是沿着图2J至图2M的III-III’线的鳍式场效晶体管的剖面图。具体实施方式以下揭示内容提供用于实施所提供的目标之不同特征的许多不同实施例或实例。以下所描述的构件及配置的具体实例是为了以简化的方式传达本专利技术为目的。当然，这些仅仅为实例而非用以限制。举例来说，在以下描述中，在第二特征上方或在第二特征上形成第一特征可包括第一特征与第二特征形成为直接接触的实施例，且也可包括第一特征与第二特征之间可形成有额外特征，使得第一特征与第二特征可不直接接触的实施例。为了简单及清楚起见，各种特征可任意地示出为不同尺寸。此外，本专利技术在各种实例中可重复使用组件标号和/或字母。组件标号的重复使用是为了简单及清楚起见，且并不表示所欲讨论的各个实施例和/或配置本身之间的关系。另外，为了易于描述附图中所示出的一个构件或特征与另一组件或特征的关系，本文中可使用例如“在...下”、“在...下方”、“下部”、“在…上方”、“上部”及类似术语的空间相对术语。除了附图中所示出的定向之外，所述空间相对术语意欲涵盖组件在使用或操作时的不同定向。设备可被另外定向(旋转90度或在其他定向)，而本文所用的空间相对术语相应地作出解释。图1是依照本专利技术一些实施例的一种鳍式场效晶体管的制造方法的流程图。图2A至图2M是依照本专利技术一些实施例的一种鳍式场效晶体管的制造方法的立体图。图3A至图3G是沿着图2A至图2G的I-I’线的鳍式场效晶体管的剖面图。图3H至图3I是沿着图2H至图2I的II-II’线的鳍式场效晶体管的剖面图。图3J至图3M是沿着图2J至图2M的III-III’线的鳍式场效晶体管的剖面图。在图1的步骤S12与图2A以及图3A中，提供衬底200。举例来说，衬底200可包括块状衬底(bulksubstrate)、绝缘体覆硅(silicon-on-insulator，SOI)衬底或绝缘体覆锗(germanium-on-insulator，GOI)衬底。在一实施例中，衬底200包括结晶硅衬底(例如是晶圆(wafer))。衬底200可依据设计需求而包括多种掺杂区(例如是p型衬底或n型衬底)。在其他实施例中，掺杂区可掺杂p型或n型掺质。举例来说，掺杂区可掺杂p型掺质，例如是硼或二氟化硼(BF2+)；而n型掺质，例如是磷、砷和/或其组合。掺杂区可以是用于n型鳍式场效晶体管或是p型鳍式场效晶体管。在其他实施例中，衬底200可包括一些其它适合的元素半导体(例如钻石或锗)；适合的化合物半导体(例如砷化镓、碳化硅、砷化铟或磷化铟)；或者适合的合金半导体(例如碳化硅锗(silicongermaniumcarbide，SiGeC)、磷化砷镓(galliumarsenicphosphide)或磷化铟镓(galliumindiumphosphide))。另外，在一些实施例中，衬底200可包括其他导电层或其他半导体组件，例如晶体管、二极管等。在一实施例中，在衬底200上依序形成垫层202与掩模层203。垫层202可以是氧化硅薄膜，其可例如是由热氧化工艺所形成。垫层202可当作衬底200与掩模层203之间的黏着层。垫层202可用以当作蚀刻掩模层203的蚀刻停止层。在至少一实施例中，掩模层203可以是氮化硅层，其可例如是由低压化学气相沉积(low-pressurechemicalvapordeposition，LPCVD)工艺或等离子体增强化学气相沉积(plasmaenhancedchemicalvapordeposition，PECVD)工艺所形成。掩模层203可在后续工艺中用以当作硬掩模层。此外，在掩模层203上可形成具有预定图案的图案化光刻胶层204。在图1的步骤S14与图2A至图2B以及图3A至图3B中，接着可蚀刻未被图案化光刻胶层204所覆盖的掩模层203与垫层202，以形成图案化掩模层203a以及图案化垫层202a，并暴露出下方的衬底200。利用图案化光刻胶层204当作掩模，部分衬底200被暴露并被蚀刻，以形成沟渠206与半导体鳍片208。半导体鳍片208被图案化掩模层203a、图案化垫层202a以及图案化光刻胶层204所覆盖。两个相邻沟渠206相隔一间距S。举例来说，沟渠206之间的间距S可小于约30nm。也就是说，两个相邻沟渠206是由一相对应的半导体鳍片208所分隔。半导体鳍片208的高度与沟渠206的深度介于约5nm至约500nm之间。形成沟渠206与半导体鳍片208之后，可接着移除图案化光刻胶层204。在一实施例中，可进行清洁工艺，以移除半导体衬底200a与半导体鳍片208的原生氧化物(nativeoxide)。清洁过程可以用稀释氢氟酸(dilutedhydrofluoric，DHF)溶液或其它适当的清洗液来进行。在图1的步骤S16、步骤S18与图2B至图2D以及图3B至图3D中，在衬底200a上形成阻挡材料层209，以覆盖半导体鳍片208的侧壁以及沟渠206的底面。在衬底200a上形成绝缘材料210，以覆盖阻挡材料层209、图案化垫层202a以及图案化掩模层203a，并填满沟渠206。阻挡材料层209包括介电材料。介电材料包括氧化物。在一些实施例中，阻挡材料层209的氧含量大于绝缘材料210的氧含量。在一些示例实施例中，阻挡材料层209包括富氧氧化物(oxygen-richoxide)，例如富氧半导体氧化物(oxygen-richsemiconductoroxide)。举例来说，富氧半导体氧化物可包括富氧氧化硅、富氧氧化硅锗(oxygen-richsilicon-germ本文档来自技高网...

【技术保护点】
一种鳍式场效晶体管，其特征在于，包括：衬底，具有多个半导体鳍片；多个隔离结构，位在所述衬底上，以隔离所述半导体鳍片，其中所述半导体鳍片突出于所述隔离结构；多个阻挡层，位在所述隔离结构与所述半导体鳍片之间，其中所述阻挡层的材料与所述隔离结构的材料不同；以及栅极叠层结构横跨过部分所述半导体鳍片、部分所述阻挡层以及部分所述隔离结构。

【技术特征摘要】
2016.02.26 US 15/054,1331.一种鳍式场效晶体管，其特征在于，包括：衬底，具有多个半导体鳍片；多个隔离结构，位在所述衬底上，以隔离所述半导体鳍片...

【专利技术属性】
技术研发人员：吴政达，王廷君，林钰庭，何柏慷，萧柏铠，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71