具有FLL控制回路的FLL振荡器/时钟制造技术

在所述示例中，FLL(锁频回路)振荡器/时钟发生器(100)包括自激振荡器(110)，其产生具有FLL控制频fosc的FLL clk。FLL控制回路包括将fosc转换为电阻的开关电容器电阻器分压器(130)，从而产生FLL反馈电压(Vfosc)以产生输入到振荡器(110)的回路控制信号(OSC cntrl)。作为响应，振荡器频率锁定FLL clk到fosc。在一个示例实施中，FLL(锁频回路)振荡器/时钟发生器(100)与扩频时钟(SSC)一起操作，扩频时钟(SSC)基于作为RC弛豫振荡器的负反馈而产生的截断RC转换电压提供三角SSC调制，其中截断基于作为RC弛豫振荡器的正反馈而产生的开关跳闸阈值电压。

【技术实现步骤摘要】
【国外来华专利技术】具有FLL控制回路的FLL振荡器/时钟
本专利技术一般涉及与锁频控制回路一起使用的自激振荡器。
技术介绍
与PLL(锁相回路)相比较，自激振荡器避免了对PLL参考时钟的需求，并且需要明显更少的面积和功率，甚至是当作为FLL(锁频回路)振荡器/时钟实施时。在对于相位噪声和频率变化具有足够耐量的系统中，FLL(结合自激振荡器)是对于PLL的可接受的替换物。一个应用是基于传输和包络检测接收系统在OOK(开关、键控)中作为调制时钟的高频(300MHz-300MHz)振荡器。因为接收器是包络检测器，所以调制时钟的相位噪声更加不重要。此外，频率中的某些变化是可接受的，因为主要是接收器/检测器响应于振幅而不是频率。另一个应用是时钟功率转换器，其中相位噪声不是关键的，并且频率中的一些误差是可接受的。在信号链应用中高频时钟的使用通常需要考虑EMI(电磁干扰)设计考虑。扩频技术能够用于在某个频带上扩展EMI能量，考虑到作为中心频率的百分比的频率偏差和扩频调制频率。
技术实现思路
为了利用基于锁频回路(FLL)的自激振荡器产生时钟以避免使用锁相回路，具有FLL控制回路的FLL振荡器/时钟包括开关电容器电阻分压器。在所描述的示例中，使用FLL(锁频回路)振荡器电路产生时钟包括：(a)基于振荡器控制信号产生具有频率fosc的振荡器信号FLL_clk；(b)基于表示FLL振荡器的FLL_clk输出的频率的频率控制信号产生振荡器控制信号；以及(c)基于FLL_clk的频率使用开关电容器电阻器分压器产生频率控制信号，其中开关电容器电阻器分压器包括电阻器和在R-分压器节点处连接的开关电容器,通过(i)响应FLL_clk切换开关电容器以将频率fosc转换成开关电容电阻和(ii)基于由电阻器和开关电容器电阻提供的分压从R-分压器节点输出频率控制信号。在所描述的示例中，方法包括：(a)产生对应于扩频调制功能的扩频控制信号；(b)利用扩频控制信号调制频率控制信号；(c)基于具有扩频调制的频率控制信号产生FLL控制信号；以及(d)基于FLL控制信号产生具有扩频调制的振荡器控制信号。结果，FLL振荡器产生具有扩频调制的FLL_clk。在所描述的示例中，扩频控制信号是用包括具有反相输入和非反相输入以及输出的比较器的RC弛豫振荡器产生的，其包括：(a)基于具有RC时间常数特征的RC电路，向比较器的反相输入提供负反馈RC转换电压；(b)通过在VTH上跳闸阈值电压和VTL下跳闸阈值电压之间切换来产生跳闸阈值电压，其中切换由比较器输出控制；(c)将跳闸阈值电压作为正反馈跳闸阈值电压提供给比较器的非反相输入，使得负反馈RC转换电压被截断(对应于VTH和VTL跳闸阈值电压)，并且基本是三角的；以及(d)基于基本三角截断的RC转换电压来产生扩频控制信号。附图说明图1示出FLL振荡器/时钟发生器的一个示例实施例，其包括自激FLL振荡器，与包括开关电容器电阻器分压器和反馈误差放大器的FLL控制回路一起操作，并且包括接合到FLL回路的SSC(扩频时钟)发生器。图2A和图2B示出能够与图1中的示例FLL时钟发生器一起使用的SSC(扩频时钟)发生器的一个示例实施例。图2C和图2D示出基于RC截断的三角SSC调制。具体实施方式示例实施例和应用示出包括具有开关电容器电阻分压器的控制回路的FLL(锁频回路)振荡器/时钟发生器的各种特征和优点。简而言之，FLL(锁频回路)振荡器/时钟发生器的示例实施例包括自激振荡器(诸如环形振荡器)，其产生具有FLL控制频率fOSC的FLL_clk的。FLL控制回路包括将fOSC转换成电阻的开关电容器电阻器分压器，产生用于向振荡器产生回路控制信号OSC_cntrl输入的FLL反馈电压VfOSC。作为响应，振荡器频率将FLL_clk锁定至fOSC。在一个示例实施中，FLL振荡器/时钟与扩频时钟(SSC)一起操作，扩频时钟(SSC)基于截断的RC时间常数提供三角SSC调制。在一个示例应用中，FLL振荡器/时钟能够在数字隔离器中使用，其为具有包络检测接收的基于OOK的传输提供调制时钟。一个示例时钟频率是500MHz(例如，支持100Mbps操作)。SSC在降低EMI方面是有用的，包括来自通过隔离屏障的不平衡共模电流的传输的EMI。在示例实施例中，FLL(锁频回路)振荡器电路适合用作时钟发生器。FLL时钟/振荡器包括：(a)锁频回路(FLL)振荡器，其基于振荡器控制信号产生具有频率fOSC的振荡器信号FLL_clk；以及(b)FLL控制回路，其被配置成基于FLL振荡器的FLL_clk输出的频率来产生振荡器控制信号。FLL控制回路包括：(a)开关电容器电阻器分压器电路，其被配置成基于FLL_clk的频率向FLL控制电路提供频率控制信号；以及(b)FLL控制电路，其被配置成基于频率控制信号向FLL振荡器提供振荡器控制信号。开关电容器电阻器分压器包括：(a)电阻器，其在R-分压器节点处连接到开关电容器；以及(b)开关电容器，其被配置成将FLL_clk的频率fOSC转换成电阻，使得电阻器和开关电容器作为在R-分压器节点处输出频率控制信号的电阻分压器来操作。在示例实施例中，FLL振荡器进一步包括被配置成产生对应于扩频调制功能的扩频控制信号的扩频时钟(SSC)发生器。对于该实施例，FLL控制电路包括：(a)放大器电路，其在非反相输入处接收来自SSC发生器的扩频控制信号，并且在反相输入处接收来自开关电容器电阻器分压器的频率控制信号，以及输出对应于具有扩频调制的频率控制信号的FLL控制信号；以及(b)FLL控制电路，其基于FLL控制信号提供具有扩频调制的振荡器控制信号，使得FLL振荡器产生具有扩频调制的FLL_clk。在示例实施例中，SSC发生器包括：(a)RC弛豫振荡器电路，其包括具有反相输入和非反相输入以及输出的比较器；以及(b)跳闸阈值设定电路。RC弛豫振荡器包括：(a)具有RC时间常数特征的RC电路，其向反相输入提供负反馈RC转换电压；以及(b)跳闸阈值电路，其向非反相输入提供正反馈跳闸阈值电压，并且其被配置成在VTH上跳闸阈值电压和VTL下跳闸阈值电压之间切换，其中由比较器输出控制切换，使得负反馈RC转换电压被截断(对应于VTH和VTL跳闸阈值电压)，并且基本是三角的。结果，SCC发生器将基本三角截断的RC转换电压输出为扩频控制信号。图1示出FLL时钟发生器100的一个示例实施例。FLL时钟发生器100包括自激FLL振荡器110，其与包括开关电容器电阻分压器130和反馈误差放大器140的FLL控制回路一起操作。对于该示例实施例，SSC控制由SSC发生器150提供。FLL时钟发生器100输出(从FLL振荡器110)具有由FLL控制回路控制的频率fosc的FLL_clk。开关电容器R-分压器130将fosc转换成输入到误差放大器140的FLL控制电压Vfosc，其中误差放大器140还从SSC发生器150接收SSC控制电压VREF_SS。LDO(低压差)稳压器为FLL时钟发生器模块中的每一个提供清洁的电源VLDO，其中时钟发生器模块是：FLL振荡器110、开关电容器R-分压器130和误差放大器140以及SSC发生器150。利用电流控制的环形振荡器111来实施F本文档来自技高网...

【技术保护点】
一种适合用作时钟发生器的FLL振荡器即锁频回路振荡器电路，其包括：锁频回路振荡器即FLL振荡器，其基于振荡器控制信号产生具有频率fosc的振荡器信号FLL_clk；FLL控制回路，其被配置成基于所述FLL振荡器的所述FLL_clk输出的频率来产生所述振荡器控制信号，其包括：开关电容器电阻器分压器电路，其被配置成基于所述FLL_clk的所述频率向所述FLL控制电路提供所述频率控制信号；以及FLL控制电路，其被配置成基于所述频率控制信号来向所述FLL振荡器提供所述振荡器控制信号；所述开关电容器电阻器分压器包括在R‑分压器节点处连接到开关电容器的电阻器，以及所述开关电容器被配置成将FLL_clk的所述频率fosc转换成电阻，使得所述电阻器和所述开关电容器作为电阻器分压器来操作，其中所述电阻器分压器在所述R‑分压器节点处输出所述频率控制信号。

【技术特征摘要】
【国外来华专利技术】2014.10.09 US 62/062,095;2014.12.31 US 14/588,2931.一种适合用作时钟发生器的FLL振荡器即锁频回路振荡器电路，其包括：锁频回路振荡器即FLL振荡器，其基于振荡器控制信号产生具有频率fosc的振荡器信号FLL_clk；FLL控制回路，其被配置成基于所述FLL振荡器的所述FLL_clk输出的频率来产生所述振荡器控制信号，其包括：开关电容器电阻器分压器电路，其被配置成基于所述FLL_clk的所述频率向所述FLL控制电路提供所述频率控制信号；以及FLL控制电路，其被配置成基于所述频率控制信号来向所述FLL振荡器提供所述振荡器控制信号；所述开关电容器电阻器分压器包括在R-分压器节点处连接到开关电容器的电阻器，以及所述开关电容器被配置成将FLL_clk的所述频率fosc转换成电阻，使得所述电阻器和所述开关电容器作为电阻器分压器来操作，其中所述电阻器分压器在所述R-分压器节点处输出所述频率控制信号。2.根据权利要求1所述的电路，其中所述FLL振荡器包括环形振荡器，其响应于所述振荡器控制信号来调节振荡频率。3.根据权利要求1所述的电路，其进一步包括扩频时钟发生器即SSC发生器，其被配置成产生对应于扩频调制功能的扩频控制信号；其中所述FLL控制电路包括放大器电路，所述放大器电路在非反相输入处接收来自所述SSC发生器的所述扩频控制信号，以及在反相输入处接收来自所述开关电容器电阻器分压器的所述频率控制信号，以及输出对应于具有扩频调制的所述频率控制信号的FLL控制信号；以及所述FLL控制电路基于所述FLL控制信号提供具有扩频调制的所述振荡器控制信号，使得所述FLL振荡器产生具有扩频调制的FLL_clk。4.根据权利要求3所述的电路，其中所述FLL控制电路进一步包括由所述FLL控制信号控制的电流控制晶体管，并且将所述振荡器控制信号输出为受控电流。5.根据权利要求3所述的电路，其中所述SSC发生器包括：RC弛豫振荡器电路，其包括具有反相输入和非反相输入以及输出的比较器；和跳闸阈值设定电路；所述RC弛豫振荡器电路包括RC电路，所述RC电路具有向所述反相输入提供负反馈RC转换电压的RC时间常数的特征；所述跳闸阈值电路向所述非反相输入提供正反馈跳闸阈值电压，并且被配置成在VTH上跳闸阈值电压和VTL下跳闸阈值电压之间切换，其中由所述比较器输出控制切换，使得所述负反馈RC转换电压被截断(对应于所述VTH和VTL跳闸阈值电压)并且基本是三角的；其中所述SSC发生器将基本三角截断的RC转换电压输出为所述扩频控制信号。6.根据权利要求3所述的电路，其进一步包括低压差稳压器即LDO，其为所述FLL振荡器、FLL控制电路、所述开关电容器电阻器分压器电路以及所述SSC发生器提供VLDO电源电压。7.一种适合用作时钟发生器的FLL振荡器电路即锁频回路振荡器电路，其包括：锁频回路振荡器即FLL振荡器，其基于振荡器控制信号来产生具有频率fosc的振荡器信号FLL_clk；FLL控制回路，其被配置成基于所述FLL振荡器的所述FLL_clk输出的所述频率来产生所述振荡器控制信号，其包括：开关电容器电阻器分压器电路，其被配置成基于所述FLL_clk的所述频率来提供频率控制信号；扩频时钟发生器即SSC发生器，其被配置成产生对应于扩频调制功能的扩频控制信号；以及FLL控制电路，其被配置成基于FLL控制信号来提供所述振荡器控制信号，并且包括放大器电路，其在非反相输入处接收来自所述SSC发生器的扩频控制信号，和在反相输入处接收来自所述开关电容器电阻器分压器的所述频率控制信号，以及输出对应于具有扩频调制的所述频率控制信号的所述FLL控制信号；所...

【专利技术属性】
技术研发人员：D·杰伊，A·S·克马斯，
申请(专利权)人：德克萨斯仪器股份有限公司，
类型：发明
国别省市：美国,US