低功率理想二极管控制电路制造技术

在作为低功率理想二极管操作的电路(100)的所描述的示例中，电路(100)包括：p沟道晶体管(102)，其被连接以在第一端子上接收输入电压(VIN)并且在第二端子上提供输出电压(VOUT)；第一放大器(106)，其被连接以接收输入电压和输出电压并且提供第一信号，该第一信号根据p沟道晶体管两端的电压动态地偏置p沟道晶体管(102)的栅极；以及第二放大器(104)，其被连接为接收输入电压和输出电压并且提供第二信号，该第二信号操作以响应于输入电压(VIN)小于输出电压(VOUT)而断开p沟道晶体管(102)的栅极。

【技术实现步骤摘要】
【国外来华专利技术】低功率理想二极管控制电路
本公开总体涉及电路设计的领域，并且更具体地涉及控制晶体管以提供具有快速正向恢复和快速反向恢复两者的理想二极管的功能的电路、芯片和方法。
技术介绍
在需要二极管的低功率应用中，二极管的正向电压降可能产生供应余量问题或过度的功率耗散。肖特基二极管可以降低该电压降，但是肖特基二极管在很多半导体工艺中不可用。为了避免这些问题，在控制晶体管的栅极电压以作为理想的二极管操作的情况下，可以使用单个晶体管代替二极管。对于极低功率的应用，所谓的“理想二极管”电路在低电压余量的情况下具有快速正向压降恢复和快速反向恢复。
技术实现思路
在所描述的示例中，理想二极管电路可以包括低功率、低电压操作、快速反向恢复速度以及快速正向恢复速度。在作为低功率理想二极管操作的电路的一个示例中，该电路包括：p沟道晶体管，其被连接以在第一端子上接收输入电压并且在第二端子上提供输出电压；第一放大器，其被连接以在第一输入端处接收输入电压并且在第二输入端处接收输出电压并且提供第一信号，该第一信号根据p沟道晶体管两端的电压动态地偏置p沟道晶体管的栅极；以及第二放大器，其被连接以在第一输入端处接收输入电压并且在第二输入端处接收输出电压并且提供第二信号，第二信号操作以响应于输入电压小于输出电压而p沟道晶体管的栅极。在另一示例中，一种功率管理芯片包括：用于具有第一电压的第一电源的第一连接件；用于具有高于第一电压的第二电压的第二电源的第二连接件；以及用于芯片的内部供电轨。第一电源和第二电源每个均通过一种电路连接到内部供电轨，该电路包括：p沟道晶体管，其被连接以在第一端子上接收输入电压并且在第二端子上提供输出电压；第一放大器，其被连接以在第一输入端处接收输入电压并且在第二输入端处接收输出电压并且提供第一信号，该第一信号根据p沟道晶体管两端的电压动态地偏置p沟道晶体管的栅极；以及第二放大器，其被连接以在第一输入端处接收输入电压并且在第二输入端处接收输出电压并且提供第二信号，该第二信号操作以响应于输入电压小于输出电压而断开p沟道晶体管的栅极。所公开的电路的优点可以包括下列中的一个或多个：低功率、低电压操作、正向方向上的快速恢复、反向方向上的快速恢复，以及小的面积。所公开的电路的至少一个示例是全互补金属氧化物半导体(CMOS)设计。附图说明图1说明根据实施例的作为低功率理想二极管操作的电路的示例。图2说明根据实施例的图1的电路的具体实施方式。图3在电压和电流方面描绘图2的电路的二极管特性。图4描绘图2的电路的瞬时二极管特性。图5描绘图1的电路的重叠工作区。图6描绘根据实施例的包含图1的电路的芯片。具体实施方式二极管的主要用途是允许单方向上的电流。理想地，这意味着当正向偏置时零正向偏置电压降、零反向电流以及零等效串联电阻。可以通过使用单个晶体管作为开关并且根据该晶体管两端电压控制栅极电压来实现这些理想特征的最接近的近似。在理想二极管的优化操作中，若干时序问题也是重要的。例如，如果二极管正在以正向状态传导并且被立即切换到反向状态，则由于正向电压泄放(bleedoff)，二极管将在短时间内在反向方向上传导。在被称为反向恢复时间的该小的恢复时间期间，通过二极管的电流将在反向方向上相当大。在载流子已经齐平并且二极管在反向状态下作为正常阻塞器件操作之后，电流应该下降到漏电流水平。类似地，正向恢复时间是在正向偏置中的大的变化之后电压到达规定值所需要的时间。优选地，反向恢复时间和正向恢复时间被最小化。图1示出根据实施例的作为低功率理想二极管操作的电路100。晶体管102在第一端子上接收输入电压VIN并且在第二端子上提供输出电压VOUT。晶体管102的主体(如所形成的)包含以相反的方向面向的两个寄生二极管。然而，在图1的示例中，晶体管102的栅极已经被连接到主体以便将寄生二极管中的一个短路，因此仅示出一个二极管。晶体管102是主要的传输晶体管，并且其栅极被控制以作为二极管操作。放大器104被连接以接收VIN和VOUT作为输入并且将输出提供到输出级108。类似地，放大器106也被连接以接收VIN和VOUT作为输入并且将输出提供到输出级108。输出级108然后被连接以控制晶体管102的栅极。在至少一个实施例中，输出级108简单地是组合放大器104和106的输出的节点。在一个示例中，输出级108是电路，该电路以平滑晶体管102的操作的方式接收放大器104和106的输出。为了实现理想放大器的目标，放大器104被配置为每当VOUT变得大于VIN时为晶体管102提供缩短的断开时间，并且放大器106被配置为根据晶体管102两端的电压动态地偏置晶体管102的栅极。因此，如果VOUT下降(例如，由于负载的变化)，则放大器106将调整晶体管106的栅极以遵循变化的需求。参考图2，电路200是电路100的具体实施方式。在至少一个实施例中，以CMOS技术来实施电路200。然而，它也可以以其他技术来实现，诸如双极结型晶体管。对CMOS技术或组件元件(诸如n沟道MOS(NMOS)和p沟道(PMOS)技术)的引用通常命名不当，因为COMS电路中的“金属”可以用掺杂多晶硅来代替，并且“氧化物”可以用其他钝化层来代替。因此，在本公开中对CMOS、NMOS和PMOS的任何引用更一般地指代任何相关类型的晶体管技术，诸如绝缘栅场效应(IGFET)或金属绝缘体半导体FET(MISFET)。在电路200中，晶体管M5是被控制以作为二极管操作的PMOS晶体管。类似于晶体管102，M5在第一端子处接收VIN并且在第二端子处提供VOUT。如图2所示，M5的源级被连接到VOUT，并且其漏极被连接到VIN。以这种方式示出晶体管，因为VOUT有时可以大于VIN，所以M5作为二极管操作以便防止电流回流。M5的源级和漏极可以被视为可互换的，这取决于VIN更高还是VOUT更高。M5的栅极通过电阻器R1被连接到M5的源级(如图所示)并且还被连接到PMOS晶体管M6的源级。如图1所示，M5的栅极被连接到M5的主体以便将一个寄生二极管短路，使得只有所示出的寄生二极管是有效的。在至少一个实施例中，M5的寄生二极管的阈值电压是大约0.7伏特。该阈值对于在低功率情况(诸如通常操作在3-5伏特上的便携式设备上)中使用是过高的。因此，M5被控制为具有低得多的阈值电压。M0是二极管连接的PMOS晶体管，其源级连接到VIN并且漏极通过电流源CS1连接到低轨，在本文中被称为地。M0的栅极被关联到(tiedto)PMOS晶体管M1和M2的栅极以形成共栅放大器。M1的源级被连接到VOUT并且漏极被连接在M6的源级和M5的栅极之间。M2还具有连接到VOUT的源级。M2的漏极被连接到M6的栅极。晶体管M6的源级被连接到M5，漏极被连接到地，并且栅极从M2、M8和R0接收输入，其中R0被连接在VOUT和NMOS晶体管M8的漏极之间。M8的源级被连接到地。二极管连接的PMOS晶体管M3的源级连接到VOUT并且漏极通过电流源CS2连接到地。PMOS晶体管M4的源级连接到VIN并且漏极连接到二极管连接的NMOS晶体管M9的漏极。M9的源级被连接到地。M3和M4的栅极被连接在一起形成运算跨导放大器(OTA)。M8和M9的栅极被连接用于镜像反映(mi本文档来自技高网...

【技术保护点】
一种电路，其包含：p沟道晶体管，其被连接以在第一端子上接收输入电压并且在第二端子上提供输出电压；第一放大器，其被连接以在第一输入端处接收所述输入电压并且在第二输入端处接收所述输出电压，并且提供第一信号，所述第一信号根据所述p沟道晶体管两端的电压动态地偏置所述p沟道晶体管的栅极；以及第二放大器，其被连接以在第一输入端处接收所述输入电压并且在第二输入端处接收所述输出电压，并且提供第二信号，所述第二信号操作以响应于所述输入电压小于所述输出电压而断开所述p沟道晶体管的所述栅极。

【技术特征摘要】
【国外来华专利技术】2014.12.24 US 62/096,673;2015.07.21 US 62/195,113;1.一种电路，其包含：p沟道晶体管，其被连接以在第一端子上接收输入电压并且在第二端子上提供输出电压；第一放大器，其被连接以在第一输入端处接收所述输入电压并且在第二输入端处接收所述输出电压，并且提供第一信号，所述第一信号根据所述p沟道晶体管两端的电压动态地偏置所述p沟道晶体管的栅极；以及第二放大器，其被连接以在第一输入端处接收所述输入电压并且在第二输入端处接收所述输出电压，并且提供第二信号，所述第二信号操作以响应于所述输入电压小于所述输出电压而断开所述p沟道晶体管的所述栅极。2.根据权利要求1所述的电路，其中所述第一放大器的工作区与所述第二放大器的工作区重叠。3.根据权利要求2所述的电路，进一步包含共享输出级，所述共享输出级被连接以接收所述第一信号和所述第二信号并且控制所述p沟道晶体管的所述栅极。4.根据权利要求3所述的电路，其中所述p沟道晶体管是第一p沟道晶体管，并且其中所述共享输出级包括第二p沟道晶体管，所述第二p沟道晶体管被连接以当所述第二p沟道晶体管被导通时将所述第一p沟道晶体管的所述栅极拉向低轨，所述第二p沟道晶体管的所述栅极接收来自所述第一放大器和所述第二放大器的输入。5.根据权利要求4所述的电路，其中所述第一放大器包括第三p沟道晶体管和第四p沟道晶体管，所述第三p沟道晶体管的源级连接到所述输出电压，所述第四p沟道晶体管的源级连接到所述输入电压，所述第三p沟道晶体管和所述第四p沟道晶体管形成运算跨导放大器即OTA，所述OTA将输出提供到第一n沟道晶体管，所述第一n沟道晶体管将所述第一n沟道晶体管的栅极电压镜像反映到所述输出级。6.根据权利要求5所述的电路，其中所述第三p沟道晶体管是浮动DC电压基准。7.根据权利要求5所述的电路，其中所述第二放大器包括形成共栅放大器的第五p沟道晶体管、第六p沟道晶体管和第七p沟道晶体管，所述第五p沟道晶体管的源级被连接到所述输入电压，并且所述第六p沟道晶体管和所述第七p沟道晶体管...

【专利技术属性】
技术研发人员：T·B·莫金，H·P·弗汉尼扎德，
申请(专利权)人：德克萨斯仪器股份有限公司，
类型：发明
国别省市：美国,US