电子器件用外延基板、电子器件、电子器件用外延基板的制造方法及电子器件的制造方法技术

本发明专利技术是一种电子器件用外延基板，其具有：硅系基板；AlN初始层，其被设置于该硅系基板上；以及，缓冲层，其被设置于该AlN初始层上；前述AlN初始层的位于前述缓冲层侧的表面的粗糙度Sa为4nm以上。由此，提供了一种电子器件用外延基板，其能够抑制缓冲层构造的V形凹坑，并改善制作电子器件时的纵向漏泄电流特性。

【技术实现步骤摘要】
【国外来华专利技术】电子器件用外延基板、电子器件、电子器件用外延基板的制造方法及电子器件的制造方法
本专利技术是关于电子器件用外延基板、电子器件、电子器件用外延基板的制造方法、以及电子器件的制造方法。
技术介绍
关于电子器件用化合物半导体外延晶片的制造技术，针对在硅(Si)基板上外延生长出氮化镓(GaN)膜的半导体外延晶片，正在研究能够改善其电特性、特别是纵向的漏泄电流的制造方法。在这样的研究中，是在半导体外延晶片制造后，于半导体外延晶片表面制作出器件，并进行电特性评价。以往，为了要进行外延生长，一直以来，优选的是，要进行外延生长的基底的表面平坦。例如，专利文献1有提及初始层的AlN(氮化铝)层的粗糙度，公开了通过将与AlN层接触的硅基板的表面粗糙度设为0.2～1nm，使生长于其上方的III族氮化物半导体的结晶性提高。然而，关于电特性，专利文献1中并未提及。现有技术文献专利文献专利文献1：日本特开2011-066333号公报。
技术实现思路
专利技术所要解决的问题本专利技术人针对如上述的外延晶片的电特性进行研究，发现了缓冲层构造的V形凹坑与纵向漏泄电流有关联性，若缓冲层构造的V形凹坑较少，则纵向漏泄电流会减少。然而，关于要怎样抑制缓冲层构造的V形凹坑，则还有研究的余地。本专利技术是鉴于上述问题点而完成，其目的在于提供一种电子器件用外延基板，其能够抑制缓冲层构造的V形凹坑，并改善制作电子器件时的电流漏泄特性。解决问题的技术方案为了达成上述目的，本专利技术提供一种电子器件用外延基板，其特征在于，具有：硅系基板；AlN初始层，被设置于该硅系基板上；以及，缓冲层，被设置于该AlN初始层上；前述AlN初始层的位于前述缓冲层侧的表面的粗糙度Sa为4nm以上。若如此地使AlN初始层的位于缓冲层侧的表面的粗糙度Sa为4nm以上，则能够抑制被形成于AlN初始层上的缓冲层构造的V形凹坑，并改善制作电子器件时的纵向漏泄电流特性。此时，优选前述AlN初始层的位于前述缓冲层侧的表面的粗糙度Sa为8nm以下。若如此地使AlN初始层的位于缓冲层侧的表面的粗糙度Sa为8nm以下，则能够确实地抑制被形成于AlN初始层上的缓冲层构造的V形凹坑。此时，优选是前述缓冲层，包含与前述AlN初始层接触的AlzGa1-zN(0≤z＜1)层；并且，前述AlzGa1-zN(0≤z＜1)层的位于前述AlN初始层的相反侧的表面的粗糙度Sa为0.6nm以下。若如此地使AlzGa1-zN层的位于AlN初始层的相反侧的表面的粗糙度Sa为0.6nm以下，则能够有效地改善制作电子器件时的纵向漏泄电流特性。此时，优选是前述缓冲层包含多层膜，该多层膜与前述AlzGa1-zN(0≤z＜1)层接触，并且由AlxGa1-xN(0＜x≤1)层与AlyGa1-yN(0≤y＜x)层交互积层而成；并且，前述多层膜的位于前述AlzGa1-zN(0≤z＜1)层的相反侧的表面的粗糙度Sa为0.3nm以下。若如此地使多层膜的位于AlzGa1-zN(0≤z＜1)层的相反侧的表面的粗糙度Sa为0.3nm以下，则能够更有效地改善制作电子器件时的纵向漏泄电流特性。此时，优选进一步具有：通道层，其被设置于前述缓冲层上；障壁层，其被设置于该通道层上；以及，顶盖层，其被设置于该障壁层上。若为这样的构成，则能够适合用来作为电子器件用外延基板。另外，本专利技术提供一种电子器件，其特征在于：是使用上述电子器件用外延基板而制作出来的电子器件，并且在前述电子器件用外延基板上设置有电极。若为这样的电子器件，则能够抑制被形成于AlN初始层上的缓冲层构造的V形凹坑，并改善纵向漏泄电流特性。此外，本专利技术提供一种电子器件用外延基板的制造方法，其特征在于，包括以下工序：在硅系基板上形成AlN初始层的工序；在前述AlN初始层上形成缓冲层的工序；在前述缓冲层上形成通道层的工序；在前述通道层上形成障壁层的工序；以及，在前述障壁层上形成顶盖层的工序；其中，将前述AlN初始层的位于前述缓冲层侧的表面的粗糙度Sa设为4nm以上。若为这样的电子器件用外延基板的制造方法，则能够制造出一种电子器件用外延基板，其可抑制被形成于AlN初始层上的缓冲层构造的V形凹坑，并改善制作电子器件时的纵向漏泄电流特性。此外，本专利技术提供一种电子器件的制造方法，其特征在于，包括以下工序：在硅系基板上形成AlN初始层的工序；在前述AlN初始层上形成缓冲层的工序；在前述缓冲层上形成通道层的工序；在前述通道层上形成障壁层的工序；在前述障壁层上形成顶盖层的工序；以及，在前述顶盖层上形成电极的工序；其中，将前述AlN初始层的位于前述缓冲层侧的表面的粗糙度Sa设为4nm以上。若为这样的电子器件的制造方法，则能够制造出一种电子器件，其可抑制被形成于AlN初始层上的缓冲层构造的V形凹坑，并改善纵向漏泄电流特性。专利技术效果如以上所述，根据本专利技术，能够抑制被形成于AlN初始层上的缓冲层构造的V形凹坑，并改善制作电子器件时的纵向漏泄电流特性。附图说明图1是表示本专利技术的电子器件用外延基板的实施方式的一个例子的剖面图。图2是表示本专利技术的电子器件用外延基板的缓冲层的详细构成的剖面图。图3是表示本专利技术的电子器件用外延基板的详细构成的剖面图，并且该构成中也包含AlN初始层和缓冲层的表面粗糙度。图4是表示本专利技术的电子器件的实施方式的一个例子的剖面图。图5是表示本专利技术的电子器件用外延基板的制造流程的工序剖面图。图6是表示实验例中的缓冲层构造的V形凹坑密度与AlN初始层的表面粗糙度Sa之间的关系的图。图7是表示实验例中的纵向漏泄电流与AlN初始层的表面粗糙度Sa之间的关系的图。图8是表示实施例中的AlN初始层生长后的AlN初始层的表面的照片的图。图9是表示实施例中的AlzGa1-zN(0≤z＜1)层(第1层)生长后的AlzGa1-zN(0≤z＜1)层(第1层)的表面的照片的图。图10是表示实施例中的第1多层膜生长后的第1多层膜的表面的照片的图。图11是表示比较例中的AlN初始层生长后的AlN初始层的表面的照片的图。图12是表示比较例的电子器件用外延基板的详细构成的剖面图，并且该构成中也包含AlN初始层和缓冲层的表面粗糙度。图13是用来说明缓冲层构造的V形凹坑的剖面图。图14是表示有缓冲层构造的V形凹坑产生的电子器件用外延基板的剖面图。图15是表示纵向漏泄电流特性的图。图16是表示缓冲层构造的V形凹坑的数量与纵向漏泄电流之间的关系的图。具体实施方式以下，关于本专利技术，作为实施方式的一个例子，一边参照附图一边详细进行说明，但本专利技术并不被限定于此实施方式。如前述，本专利技术人已对在硅基板上外延生长出GaN膜的半导体外延晶片的电特性进行了研究。在该研究中，是从纵向电流特性不佳的晶片中，任意地进行选择直到挑到良品为止，然后将各晶片分割成2块，在分割出来的其中1块进行纵向漏泄电流特性评价，并在分割出来的另1块进行故障解析(剖面观察)。故障解析是通过以下方法来进行：将外延晶片解理(Cleavage)，针对该剖面，将SEM(扫瞄式电子显微镜)的倍率设成25k来观察缓冲层构造的V形凹坑。此处，说明缓冲层构造的V形凹坑。本来，缓冲层的各层，必须相对于基板平行地积层。所谓“V形凹坑”，是指相对于基板不平行，在一部分上产生凹陷，使多层膜或AlzGa1-zN(0≤z＜本文档来自技高网...

【技术保护点】
一种电子器件用外延基板，其特征在于，具有：硅系基板；AlN初始层，被设置于前述硅系基板上；以及，缓冲层，被设置于前述AlN初始层上，前述AlN初始层的位于前述缓冲层侧的表面的粗糙度Sa为4nm以上。

【技术特征摘要】
【国外来华专利技术】2015.01.08 JP 2015-0020471.一种电子器件用外延基板，其特征在于，具有：硅系基板；AlN初始层，被设置于前述硅系基板上；以及，缓冲层，被设置于前述AlN初始层上，前述AlN初始层的位于前述缓冲层侧的表面的粗糙度Sa为4nm以上。2.如权利要求1所述的电子器件用外延基板，其中，前述AlN初始层的位于前述缓冲层侧的表面的粗糙度Sa为8nm以下。3.如权利要求1或2所述的电子器件用外延基板，其中，前述缓冲层，包含与前述AlN初始层接触的AlzGa1-zN层，而且0≤z＜1，前述AlzGa1-zN层的位于前述AlN初始层的相反侧的表面的粗糙度Sa为0.6nm以下，而且0≤z＜1。4.如权利要求3所述的电子器件用外延基板，其中，前述缓冲层包含多层膜，该多层膜与前述AlzGa1-zN层接触，并由AlxGa1-xN层与AlyGa1-yN层交互积层而成，而且0≤z＜1、0＜x≤1、0≤y＜x；前述多层膜的位于前述AlzGa1-zN层的相反侧的表面的粗糙度Sa为0.3nm以下，而且0≤z＜1...

【专利技术属性】
技术研发人员：萩本和德，篠宫胜，土屋庆太郎，后藤博一，佐藤宪，鹿内洋志，
申请(专利权)人：信越半导体股份有限公司，三垦电气株式会社，
类型：发明
国别省市：日本,JP