封装基板的线路制作方法技术

本发明专利技术公开了一种封装基板的线路制作方法，其包含在基底上形成光阻层，光阻层具有至少一个线路槽；形成导电材料，填满线路槽；进行平坦化工艺，以移除部分的光阻层以及导电材料露出于线路槽外的部分；移除光阻层；以及进行快速蚀刻工艺，以蚀刻导电材料的表面。借此，本发明专利技术的封装基板的线路制作方法，封装基板的线路的厚度可通过工艺过程中蚀刻较慢的光阻层的厚度来定义，可形成厚度较为均匀的封装基板的线路。如此一来，封装基板的阻抗匹配较易达成一致，进而降低经封装基板中介所沟通或传递于积体电路与封装体外电路之间的电信号的杂讯。

【技术实现步骤摘要】
封装基板的线路制作方法
本专利技术涉及一种封装基板的线路制作方法，特别是涉及一种制造封装基板的导电特征的方法。
技术介绍
借由积体电路的工艺技术演进，积体电路内关于布线密度、传输速率以及防止信号干扰等，可提升整体积体电路效能的相关需求也随之提高。其中，制造完成的积体电路必须通过后段工艺(backendofline，BEOL)以及封装等工艺，将积体电路与实际应用的电子元件间，做电性连接。然而，随着微缩工艺的进步，使得积体电路的体积不断缩减，其中较高阶的封装工艺所制成的封装体多半需应用积体电路载板(ICcarrier)中介于积体电路与印刷电路板之间。概括来说，积体电路载板通过内部线路连接积体电路与印刷电路板，用以沟通积体电路与印刷电路板间的信号，并同时赋予保护电路与散热等功能。由于来自积体电路与印刷电路板的信号需通过积体电路载板传递，因此，积体电路载板传递信号的品质，也对于积体电路整体的效能表现有实质的影响。目前，市面上常见连接积体电路与积体电路载板的方法大致上可分为覆晶(flipchip，FC)技术以及打线(wirebounded，WB)技术两种。然而，无论是采用前述何种积体电路载板，肇因于制造方法的限制，多数积体电路载板于制造内部线路时，载板上各区域的残铜率差异极大，使得所制造的作为内部线路的导电特征的高度或厚度的均匀性较差，进而影响后续信号的传递。甚或，匹配各区域的阻抗(impedance)以消除杂讯的方法，也因较差的厚度均匀性而无法解决。由此可见，上述现有的架构，显然仍存在不便与缺陷，而有待加以进一步改进。为了解决上述问题，相关领域莫不费尽心思来谋求解决之道，但长久以来一直未见适用的方式被发展完成。因此，如何能有效解决上述问题，实属当前重要研发课题之一，也成为当前相关领域亟需改进的目标。
技术实现思路
本专利技术的目的在于提供一种封装基板的线路制作方法，其利用化学机械研磨工艺对封装基板进行平坦化工艺，使得封装基板的光阻层与导电材料受到差异蚀刻，让封装基板的线路的厚度可通过工艺过程中蚀刻较慢的光阻层的厚度来定义，以形成厚度较为均匀的封装基板的线路。本专利技术提供一种封装基板的线路制作方法，其包含在基底上形成光阻层，光阻层具有至少一个线路槽；形成导电材料，并填满线路槽；进行平坦化工艺，以移除部分的光阻层以及导电材料露出于线路槽外的部分；移除光阻层；以及进行快速蚀刻(flashetching)工艺，以蚀刻导电材料的表面。在本专利技术一个或多个实施方式中，上述的封装基板的线路制作方法可还包含在基底上形成第一晶种层，优先于形成光阻层的步骤。在本专利技术一个或多个实施方式中，上述的封装基板的线路制作方法可还包含在基底上形成介电层，优先于形成光阻层的步骤。介电层具有至少一个盲孔。介电层位于基底以及光阻层之间，介电层的盲孔与光阻层的至少部分的线路槽相对应。在本专利技术一个或多个实施方式中，上述的封装基板的线路制作方法可还包含形成第二晶种层，形成第二晶种层的步骤包含在介电层上与盲孔中形成第二晶种层。在本专利技术一个或多个实施方式中，上述的进行快速蚀刻工艺的步骤包含蚀刻第一晶种层或第二晶种层。在本专利技术一个或多个实施方式中，上述的第一晶种层或第二晶种层的一部分实质上位于填满线路槽的导电材料以及基底之间。当晶种层除该部分外的其余者，自基底上被移除后，停止快速蚀刻工艺。在本专利技术一个或多个实施方式中，上述的形成晶种层的步骤包含进行无电镀金属工艺。在本专利技术一个或多个实施方式中，上述的形成导电材料的步骤包含进行电镀金属工艺或无电镀金属工艺。在本专利技术一个或多个实施方式中，上述的进行平坦化工艺的步骤包含进行化学机械研磨(CMP)工艺。在本专利技术一个或多个实施方式中，上述的化学机械研磨工艺对导电材料的厚度的蚀刻速度与对光阻层的厚度的蚀刻速度的比值为约15:1至约80:1。与现有技术相比，本专利技术具有如下有益效果：本专利技术的一种封装基板的线路制作方法，其利用化学机械研磨工艺对封装基板进行平坦化工艺，使得封装基板的光阻层与导电材料受到差异蚀刻，让封装基板的线路的厚度可通过工艺过程中蚀刻较慢的光阻层的厚度来定义，以形成厚度较为均匀的封装基板的线路。附图说明本专利技术的上述和其他目的、特征、优点与实施例，通过下方的实施例搭配相对应的图式能更明显易懂，必须要强调的是图式的绘示为本于实务，图式绘示的不同特征并非该特征的实际尺寸比例，必须了解到这些不同特征可能会因为解说的方便而放大或缩小其尺寸：图1绘示依据本专利技术多个实施方式的封装基板的线路制作方法的流程图。图2绘示依据本专利技术多个实施方式的封装基板的侧视剖面图。图3绘示依据本专利技术另外多个实施方式的封装基板的侧视剖面图。图4至图9绘示依据本专利技术另外多个实施方式的封装基板在不同制作阶段的侧视剖面图。除非有其他表示，在不同图式中相同的号码与符号通常被当作相对应的部件。该些图示的绘示为清楚表达该些实施方式的相关关联而非绘示该实际尺寸。具体实施方式以下将以图式公开本专利技术的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本专利技术。也就是说，在本专利技术部分实施方式中，这些实务上的细节是非必要的。此外，当一个元件被称为在…上时，它可泛指该元件直接在其他元件上，也可以是有其他元件存在于两者之中。相反地，当一个元件被称为直接在另一元件，它是不能有其他元件存在于两者的中间。如本文所用，词汇及/或包含了列出的关联项目中的一个或多个的任何组合。此外，相对词汇，如下或底部与上或顶部，用来描述文中在附图中所示的一个元件与另一个元件的关系。相对词汇是用来描述装置在附图中所描述之外的不同方位是可以被理解的。例如，如果一附图中的装置被翻转，元件将会被描述原为位于其它元件的下侧将被定向为位于其他元件的上侧。例示性的词汇下，根据附图的特定方位可以包含下和上两种方位。同样地，如果一附图中的装置被翻转，元件将会被描述原为位于其它元件的下方或之下将被定向为位于其他元件上的上方。例示性的词汇下方或之下，可以包含上方和上方两种方位。图1为依据本专利技术多个实施方式绘示的封装基板的线路制作方法100的流程图。图2绘示依据本专利技术多个实施方式的封装基板200的侧视剖面图。如图1所示，封装基板的线路制作方法100从步骤S110开始，在基底上形成第一晶种层。在多个实施方式中，第一晶种层可借由通过一个或多个沉积步骤形成，举例来说，通过像是电镀、无电镀(electrolessplating)金属工艺、溅镀工艺及/或其他合适的工艺来形成。第一晶种层的材料可包含铜、钯、镍、钴等各自的合金或者复合及/或其他合适的导电材料。接着进行步骤S120，在第一晶种层上形成第一光阻层，其中第一光阻层具有至少一个线路槽。在多个实施方式中，第一光阻层的线路槽可通过对第一光阻层进行图样化工艺而形成。此时，线路槽可视作图样化的线路槽，配置成在后续的工艺中形成线路层。在多个实施方式中，第一光阻层的线路槽也可形成通孔，配置成在后续的工艺中形成电性连接垫。接着进行步骤S130，形成导电材料以填满第一光阻层的线路槽。在多个实施方式中，导电材料可为铜、铜合金或其他合适的导电材料。在多个实施方式中，当导电材料填满光阻层的线路槽时，导电材料需实质上本文档来自技高网...

【技术保护点】
一种封装基板的线路制作方法，其特征在于，所述封装基板的线路制作方法包含：在基底上形成光阻层，所述光阻层具有至少一个线路槽；形成导电材料，并填满所述线路槽；进行平坦化工艺，以移除部分的所述光阻层以及所述导电材料露出于所述线路槽外的部分；移除所述光阻层；以及进行快速蚀刻工艺，以蚀刻所述导电材料的表面。

【技术特征摘要】
1.一种封装基板的线路制作方法，其特征在于，所述封装基板的线路制作方法包含：在基底上形成光阻层，所述光阻层具有至少一个线路槽；形成导电材料，并填满所述线路槽；进行平坦化工艺，以移除部分的所述光阻层以及所述导电材料露出于所述线路槽外的部分；移除所述光阻层；以及进行快速蚀刻工艺，以蚀刻所述导电材料的表面。2.如权利要求1所述的封装基板的线路制作方法，其特征在于，所述封装基板的线路制作方法还包含在所述基底上形成晶种层，优先于形成所述光阻层的步骤。3.如权利要求2所述的封装基板的线路制作方法，其特征在于，所述封装基板的线路制作方法还包含在所述基底上形成介电层，优先于形成所述光阻层，所述介电层具有至少一个盲孔，其中所述介电层位于所述基底以及所述光阻层之间，所述盲孔与所述光阻层的至少部分的所述线路槽相对应。4.如权利要求3所述的封装基板的线路制作方法，其特征在于，形成所述晶种层的步骤包含在所述介电层上与所述盲孔中形成所述...

【专利技术属性】
技术研发人员：陈玮骏，胡迪群，陈裕华，柯正达，程石良，
申请(专利权)人：欣兴电子股份有限公司，
类型：发明
国别省市：中国台湾,71