半导体器件及其制造方法以及分割半导体器件的方法技术

技术编号:16040283 阅读:13 留言:0更新日期:2017-08-19 22:22
本发明专利技术实施例公开了一种半导体器件及其制造方法以及分割半导体器件的方法。在一些实施例中,制造半导体器件的方法包括在衬底中形成沟槽,沟槽形成在衬底的第一侧内并且设置在部分衬底周围。在衬底的第一侧上方和沟槽上方形成第一绝缘材料,并且在第一绝缘材料上方形成第二绝缘材料。在第二绝缘材料和部分衬底上方的第一绝缘材料中形成孔。在孔中形成部件,并且载体连接至部件和第二绝缘材料。平坦化衬底的第二侧,衬底的第二侧衬底的第一侧相对。去除第二绝缘材料,并且去除载体。本发明专利技术实施例涉及半导体器件及其制造方法以及分割半导体器件的方法。

【技术实现步骤摘要】
半导体器件及其制造方法以及分割半导体器件的方法
本专利技术实施例涉及半导体器件及其制造方法以及分割半导体器件的方法。
技术介绍
半导体器件可以用在诸如个人电脑、手机、数码相机和其它电子设备的各种电子应用中。通常通过在半导体衬底上方依次沉积绝缘或介电层、导电层和半导体材料层,并且使用光刻图案化各个材料层以在其上形成电路组件和元件来制造半导体器件。半导体产业通过最小部件尺寸的不断减小来持续地改进各个电子组件(例如,晶体管、二极管、电阻器、电容器等)的集成密度,其允许在给定的区域中集成更多的组件。通常在单个半导体晶圆上制造几十或几百个集成电路。通过沿着切割线锯切集成电路来分割单独的管芯。然后,单独的管芯可以使用在最终应用或单独封装、多芯片模块、或封装的其它类型中。
技术实现思路
根据本专利技术的一个实施例,提供了一种制造半导体器件的方法,所述方法包括:在衬底中形成沟槽,所述沟槽形成在所述衬底的第一侧内并且设置在所述衬底的部分周围;在所述衬底的第一侧上方和所述沟槽上方形成第一绝缘材料;在所述第一绝缘材料上方形成第二绝缘材料;在位于所述衬底的所述部分上方的所述第二绝缘材料和所述第一绝缘材料中形成多个孔;在位于所述衬底的所述部分上方的所述第二绝缘材料和所述第一绝缘材料中的所述多个孔的每个中均形成部件;将载体连接至所述部件和所述第二绝缘材料;平坦化所述衬底的第二侧,所述衬底的所述第二侧与所述衬底的所述第一侧相对;去除所述第二绝缘材料;以及去除所述载体。根据本专利技术的另一实施例,还提供了一种分割半导体器件的方法,所述方法包括:在衬底的第一侧内形成有源电路区;在所述有源电路区周围形成沟槽;在所述衬底的所述第一侧上方和所述沟槽上方形成第一绝缘材料,其中,所述第一绝缘材料内衬于所述沟槽;在所述第一绝缘材料上方形成第二绝缘材料,所述第二绝缘材料包括第一层和设置在所述第一层上方的第二层;在所述有源电路区上方的所述第二绝缘材料和所述第一绝缘材料中形成多个孔;在位于所述有源电路区上方的所述第二绝缘材料和所述第一绝缘材料中的所述多个孔的每个中均形成接触件;将载体连接至所述第二绝缘材料和所述接触件;平坦化所述衬底的所述第二侧,所述衬底的所述第二侧与所述衬底的所述第一侧相对;去除所述第二绝缘材料;以及去除所述载体,其中,平坦化所述衬底的所述第二侧去除设置在所述第二绝缘材料的位于所述沟槽内的表面上方的所述第一绝缘材料,并且其中,去除所述第二绝缘材料包括分割包括所述有源电路区的集成电路管芯。根据本专利技术的又一实施例,还提供了一种半导体器件,包括:有源电路,形成在衬底内或所述衬底上方;多个接触焊盘,设置在所述有源电路上方;Al2O3层,设置在所述有源电路的侧壁和表面上方以及所述多个接触焊盘的部分上方;以及接触件,设置在所述多个接触焊盘的每个上方,其中,所述接触件的部分设置在所述Al2O3层内。附图说明当结合附图进行阅读时,从以下详细描述可最佳地理解本专利技术的各个方面。应该注意,根据工业中的标准实践,各个部件未按比例绘制。实际上,为了清楚的讨论,各种部件的尺寸可以被任意增大或减小。图1至图20是根据本专利技术一些实施例示出制造半导体器件的方法在各个阶段处的截面图。图21A是根据一些实施例的图20中所示的集成电路管芯的仰视图。图21B是根据一些实施例的图20中所示的集成电路管芯的俯视图。图22、图23、图25以及图27至图29是根据本专利技术的一些实施例的示出制造半导体器件的方法在各个阶段处的截面图。图24是根据一些实施例的图23中所示的部分半导体器件俯视图。图26是根据一些实施例的图25中所示的部分半导体器件的更详细的截面图。图30是根据本专利技术的一些实施例示出的制造半导体器件的方法的流程图。具体实施方式以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然,这些仅仅是实例,而不旨在限制本专利技术。例如,在以下描述中,在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例,并且也可以包括在第一部件和第二部件之间可以形成额外的部件,从而使得第一部件和第二部件可以不直接接触的实施例。此外,本专利技术可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的,并且其本身不指示所讨论的各个实施例和/或配置之间的关系。而且,为了便于描述,在此可以使用诸如“在…下方”、“在…下面”、“下”、“在…之上”、“上”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外,空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上),并且在此使用的空间相对描述符可以同样地作出相应的解释。本专利技术公开了一种制造半导体器件的方法和分割半导体器件的方法。在一些实施例中不使用管芯锯(saw)或激光从晶圆形式分割集成电路管芯。在一些实施例中,在晶圆的分割区中形成沟槽,并且在沟槽内和晶圆的侧上方形成两种绝缘材料。在一些实施例中,在绝缘材料内形成接触件,并且载体附接至接触件。在一些实施例中,去除分割晶圆的一种绝缘材料。贯穿各种示图和说明性的实施例,类似的参考标号用于表示类似的元件。图1至20是根据本专利技术一些实施例示出制造半导体器件100的方法在各个阶段处的截面图。首先参照图1,提供了衬底102。例如,衬底102可以是部分晶圆。作为实例,衬底102可以包括诸如硅衬底、碳化硅衬底、硅锗衬底或由其他半导体材料形成的衬底的半导体衬底。衬底102可以包括块状衬底、绝缘体上半导体(SOI)衬底或衬底的其它可接受类型。可以用p型或n型杂质轻掺杂衬底102。在一些实施例中,衬底102可以包括硅晶圆或半导体材料的另外类型组成的晶圆。如图2所示,在一些实施例中,衬底102包括多个集成电路管芯区104。例如,在一些实施例中,集成电路管芯区104被部分衬底102彼此分离,衬底102可以包括分割区。例如,在衬底102的俯视图中集成电路管芯区104可以包括方形、矩形或其它形状。集成电路管芯区104可以在衬底102上形成为具有行和列的阵列。例如,数十或数百个集成电路管芯区104可以限定在衬底102上。其它数量的集成电路管芯区104可以限定在衬底102上,并且集成电路管芯区104可以形成为其它布置或配置。如图3所示,在集成电路管芯区104的有源电路区106中形成有源电路。例如,在衬底102内或上方、有源电路区106中形成有源电路。例如,在图3所示的图中,有源电路区106中的有源电路设置在衬底102的上部中。在衬底102的集成电路管芯区104中形成的有源电路可以是适合于特定应用的任何类型的电路。作为实例,有源电路可以包括一个或多个逻辑器、存储器、处理器,或其他类型的器件。作为其它实例,在衬底102的有源电路区106内或上形成的有源电路可以包括诸如晶体管、电容器、电阻器、二极管、光电二极管、熔丝等的各种N型金属氧化物半导体(NMOS)和/或P型金属氧化物半导体(PMOS)器件,将这些器件互连以实施一种或多种功能。该功能可以包括存储结构、逻辑结构、处理结构、传感器、放大器、电源布线、输入/输出电路和/或等。本领域的普通技术人员将理解,提供的以上实例用本文档来自技高网...
半导体器件及其制造方法以及分割半导体器件的方法

【技术保护点】
一种制造半导体器件的方法,所述方法包括:在衬底中形成沟槽,所述沟槽形成在所述衬底的第一侧内并且设置在所述衬底的部分周围;在所述衬底的第一侧上方和所述沟槽上方形成第一绝缘材料;在所述第一绝缘材料上方形成第二绝缘材料;在位于所述衬底的所述部分上方的所述第二绝缘材料和所述第一绝缘材料中形成多个孔;在位于所述衬底的所述部分上方的所述第二绝缘材料和所述第一绝缘材料中的所述多个孔的每个中均形成部件;将载体连接至所述部件和所述第二绝缘材料;平坦化所述衬底的第二侧,所述衬底的所述第二侧与所述衬底的所述第一侧相对;去除所述第二绝缘材料;以及去除所述载体。

【技术特征摘要】
2016.02.10 US 62/293,409;2016.06.01 US 15/170,3901.一种制造半导体器件的方法,所述方法包括:在衬底中形成沟槽,所述沟槽形成在所述衬底的第一侧内并且设置在所述衬底的部分周围;在所述衬底的第一侧上方和所述沟槽上方形成第一绝缘材...

【专利技术属性】
技术研发人员:张耀文黄建修蔡正原郑光茗
申请(专利权)人:台湾积体电路制造股份有限公司
类型:发明
国别省市:中国台湾,71

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1