消除基于GSHE‑MTJ的电路中的非所要电流路径制造技术

系统和方法涉及避免由巨自旋霍耳效应GSHE磁性隧道结MTJ元件形成的自旋电子逻辑门中的非所要电流路径或潜路径。潜路径防止逻辑耦合到所述GSHE‑MTJ元件，以防止所述潜路径。所述潜路径防止逻辑可包含耦合到所述一或多个GSHE‑MTJ元件的一或多个晶体管，以限制写入电流在写入操作期间从既定管线级流动到非既定管线级。所述潜路径防止逻辑还可包含耦合到所述一或多个GSHE‑MTJ元件的一或多个二极管，以防止预设电流流入输入电路或充电电流产生电路中。预设线可耦合到所述一或多个GSHE‑MTJ元件，以使预设电流分流，而不流入非既定路径中。

GSHE cancellation circuit in MTJ based on the non current path

The system and method relate to avoiding non current paths or potential paths in a spin electron logic gate formed by a giant spin Hall effect GSHE, a magnetic tunnel junction MTJ element. To prevent the potential path logic coupled to the GSHE MTJ components, in order to prevent the potential path. The submersible path can contain prevent logic coupled to the one or more GSHE MTJ components of one or more transistors, to limit the write current during a write operation at a given pipeline stage flow to non established stage. The submersible path can also contain prevent logic coupled to the one or more GSHE MTJ components of one or more diodes to prevent the preset current into the input circuit and the charging current generating circuit. The default line may be coupled to the one or more GSHE MTJ components to make a preset current shunt, but not into non established path.

【技术实现步骤摘要】
【国外来华专利技术】根据35U.S.C.§119主张优先权本专利申请案主张2014年10月30日申请的标题为“消除基于GSHE-MTJ的电路中的非所要电流路径(ELIMINATIONOFUNDESIRABLECURRENTPATHSINGSHE-MTJBASEDCIRCUITS)”的第62/072730号临时专利申请案的益处，所述临时专利申请案是待决的，且指派给本案受让人，且由此明确地以全文引用的方式并入本文中。
本专利技术的示范性方面涉及避免由GSHE-MTJ元件形成的自旋电子逻辑门中的非所要电流路径或潜路径。
技术介绍
现代电子装置(例如膝上型计算机、计算机、智能电话、平板计算机等)为使用逻辑门的组合来执行各种逻辑运算的循序状态机。这些现代电子装置的流行部分由现在实现于此类装置上的许多功能驱动。此类功能的需求增加了电子装置的处理能力要求，且产生对较功率高效的裝置的需要。因此，继续小型化逻辑门并降低其电力消耗的压力正在增加。组件的小型化影响处理电路的所有方面，包含处理电路中的晶体管和其它无功元件，例如金属氧化物半导体(MOS)。MOS裝置通常通过晶体管的组合提供逻辑门。历史上，MOS裝置已从增加小型化效果来受益。在过去，此类半导体小型化不仅减小集成电路(IC)中的MOS裝置所占用的覆盖区域，而且减少操作此类IC所需的电力，从而同时改进运算速度。随着MOS裝置减小到纳米尺度(例如九十(90)纳米尺度)，MOS裝置在IC中所占用的覆盖区域减小，正如期望。然而，MOS裝置可不以明显更快的速度操作，因为当前机构(即，电子或电洞)的移动性并不也线性地提高，因为移动性是当前机构的有效质量的函数，且有效质量不随着小型化而改变。已实施了各种技术来尝试改进基于晶体管的逻辑门在纳米尺度下的运算速度。令人遗憾的是，这些技术是成问题的，因为晶体管已被证实难以控制。此外，因为晶体管密度的增加尚未引入电力消耗的线性节省，所以基于晶体管的逻辑门继续呈现电力消耗问题。基于晶体管的逻辑门可因此快速达到其设计限制，且可需要其它类型的技术来继续IC的小型化。因此，需要有效技术来创建逻辑门和执行逻辑运算，其与当前基于晶体管的技术相比，较好地适应纳米尺度，且更功率高效。为了对抗前述问题，开发了使用巨自旋霍耳效应(GSHE)磁性隧道结(MTJ)元件的自旋电子逻辑门来执行逻辑运算。一般来说，GSHEMTJ元件包含形成于第一端子(A)与第二端子(B)之间的GSHE带材，以及磁性隧道结(MTJ)，其中MTJ的自由层介接GSHE带材，且MTJ的顶部电极耦合到第三端子(C)。所述MTJ的自由层的易磁化轴的磁化大体上垂直于由横穿第一端子(A)与第二端子(B)之间的GSHE带材的电子产生的磁化方向，使得所述MTJ的自由层经配置以基于从第一端子注入到第二端子/从第二端子注入到第一端子的第一充电电流以及经由顶部电极通过第三端子(C)而注入到MTJ中或从MTJ提取(即，正/负电流方向)的第二充电电流而切换。已示出了由GSHEMTJ元件形成的自旋逻辑门，以提供比基于晶体管的逻辑门大的功率效率。并且，自旋电子逻辑门能够在集成电路(IC)内以相对紧凑布置来安置。举例来说，自旋电子逻辑门可用比以基于晶体管德逻辑门来执行相同逻辑运算所需的晶体管的数目小的数目的GSHEMTJ元件来执行逻辑运算。并且，虽然传统的组合式逻辑(即，使用基于晶体管的逻辑门的逻辑电路)常常必须使用单独的循序逻辑(例如闩锁、触发器等)来存储因逻辑运算而产生的位状态，但GSHEMTJ元件(即，用以执行逻辑运算的相同元件)也可作为非易失性存储器来操作，以存储因所述逻辑运算而产生的位状态。因此，自旋电子逻辑门不仅可用以建造更紧凑的IC(例如循序状态机)，自旋电子逻辑门也可增加处理速度并简化IC设计。在使用自旋电子逻辑的实例电路或门中，充电电流产生电路耦合到GSHEMTJ元件，以产生表示输入位集合的充电电流。所述输入位集合可包含逻辑运算的一或多个输入位状态。在逻辑运算之前，在预设级，可使GSHEMTJ元件初始化或预设到预设状态。可为GSHEMTJ元件设定对应于逻辑运算的阈值电流电平。在计算级，响应于所产生的充电电流产生GSHE自旋电流，且对输入位集合执行逻辑运算，其中基于预设状态以及GSHE自旋电流是否超过阈值电流电平来设定逻辑输出位状态。自旋电子电路或门可包含若干此类GSHEMTJ元件，其可串联或并联级联，且耦合到充电电流产生电路。因此，可基于GSHEMTJ元件不仅计算逻辑输出位状态而且保持或存储所述逻辑输出位状态的特性来执行分级或管线化运算。举例来说，在管线化运算中，来自前一管线级的逻辑输出位状态可用于下一管线级中的输入位集合。因此，使用GSHEMTJ元件的自旋电子电路不需要用于实施管线化或分级运算的基于MOS的电路设计中可见的额外闩锁或触发器。因此，可使用自旋电子逻辑门来实现显著的电力和面积节省。然而，自旋电子逻辑门还易受非所要的充电或电流路径影响，这可能在逻辑运算的各个级发生。对于一些自旋电子自旋逻辑电路，可创建反向充电路径，其中用于建立预设状态的预设电流可回流到充电电流产生电路或用以将输入位集合提供到自旋电子逻辑门的其它输入电路。在一些情况下，有可能充电电流希望将一个管线级中的自旋电子逻辑门写入到进入非既定管线级中的流。这些充电或电流路径是非所要的，且可导致使用GSHEMTJ元件的自旋电子逻辑电路的功能性中的不正确操作或破坏。解决非所要电流路径的现有方法是低效和/或无效的。举例来说，一种方法涉及添加额外控制管线或额外管线级，来将既定管线级与非既定管线级分来，企图减轻从既定管线级到非既定管线级的电流流动。然而，此类实施方案显著增加面积和电力，且还可能降低运算速度。此外，此类实施方案并不克服归因于向后流动到输入电路中的预设电流而产生的非所要电流路径的问题。
技术实现思路
本专利技术的示范性方面涉及避免包括一或多个GSHE-MTJ元件的自旋电子逻辑电路中的非所要电流路径或潜路径。举例来说，示范性方面是针对一种自旋电子逻辑电路，其包括：一或多个巨自旋霍耳效应(GSHE)磁性隧道结(MTJ)元件；以及潜路径防止逻辑，其耦合到所述GSHEMTJ元件，所述潜路径防止逻辑经配置以防止包括自旋电子逻辑电路中的非既定路径中的充电电流的流动的潜路径。在一个方面中，所述自旋电子逻辑电路包含两个或更多个管线级，包括一或多个GSHEMTJ元件以及一充电电流产生电路，所述充电电流产生电路经配置以将写入电流提供到所述一或多个GSHEMTJ元件，其中所述潜路径防止逻辑包括耦合到所述一或多个GSHEMTJ元件的一或多个晶体管，所述晶体管经配置以限制写入电流不让其在写入操作期间从既定管线级流动到非既定管线级。在另一方面，潜路径防止逻辑包含一或多个二极管，其耦合到所述一或多个GSHEMTJ元件，且经配置以防止预设电流流入输入电路或充电电流产生电路中。此外，预设线可经配置以为预设电流提供替代路径。另一示范性方面是针对防止自旋电子逻辑电路中的潜路径的方法，所述方法包括：将一或多个潜路径防止逻辑元件耦合到自旋电子逻辑电路的一或多个巨自旋霍耳效应(GSHE)磁性隧道结(MTJ)元件；以及使用所述潜路径防止逻辑元件来防止包括自旋电子逻辑电路中的非既定路径中的本文档来自技高网...

【技术保护点】
一种自旋电子逻辑电路，其包括：一或多个巨自旋霍耳效应GSHE磁性隧道结MTJ元件；以及潜路径防止逻辑，其耦合到所述GSHE MTJ元件，所述潜路径防止逻辑经配置以防止包括所述自旋电子逻辑电路中的非既定路径中的充电电流的流动的潜路径。

【技术特征摘要】
【国外来华专利技术】2014.10.30 US 62/072,730;2015.02.19 US 14/626,9201.一种自旋电子逻辑电路，其包括：一或多个巨自旋霍耳效应GSHE磁性隧道结MTJ元件；以及潜路径防止逻辑，其耦合到所述GSHEMTJ元件，所述潜路径防止逻辑经配置以防止包括所述自旋电子逻辑电路中的非既定路径中的充电电流的流动的潜路径。2.根据权利要求1所述的自旋电子逻辑电路，其包括：两个或更多个管线级，其包括所述一或多个GSHEMTJ元件；以及充电电流产生电路，其经配置以将写入电流提供到所述一或多个GSHEMTJ元件，其中所述潜路径防止逻辑包括耦合到所述一或多个GSHEMTJ元件的一或多个晶体管，所述晶体管经配置以限制所述写入电流，不让其在写入操作期间从既定管线级流动到非既定管线级。3.根据权利要求1所述的自旋电子逻辑电路，其中所述潜路径防止逻辑包括一或多个二极管，其耦合到所述一或多个GSHEMTJ元件，且经配置以阻止预设电流流入输入电路或充电电流产生电路中。4.根据权利要求3所述的自旋电子逻辑电路，其进一步包括经配置以为所述预设电流提供替代路径的预设线。5.根据权利要求1所述的自旋电子逻辑电路，其包括串流位加法器，所述串流位加法器包括单个位加法器，其经配置以将一或多个管线级中的一或多个位的串流相加。6.根据权利要求5所述的自旋电子逻辑电路，其中所述单个位加法器包括：经配置以将第一输入位、第二输入位和进位入位相加以产生进位出位和总和位的逻辑，其中所述进位出位耦合到所述进位入位。7.一种防止自旋电子逻辑电路中的潜路径的方法，所述方法包括：将一或多个潜路径防止逻辑元件耦合到所述自旋电子逻辑电路的一或多个巨自旋霍耳效应GSHE磁性隧道结MTJ元件；以及使用所述潜路径防止逻辑元件来防止包括所述自旋电子逻辑电路中的非既定路径中的充电电流的流动的潜路径。8.根据权利要求7所述的方法，其包括：将所述一或多个GSHEMTJ元件分割成两个或更多个管线级；以及将写入电流从充电电流产生电路提供到所述GSHEMT...

【专利技术属性】
技术研发人员：章尧君，文清·吴，肯德里克·海·良·袁，卡里姆·阿拉比，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国;US