半导体器件和封装件及其制造方法技术

本发明专利技术的实施例提供了半导体器件、封装件及其制造方法。一种半导体器件包括衬底、互连层、脱气层以及图案化的脱气阻挡层。互连层位于衬底上方。脱气层位于互连层上方。图案化的脱气阻挡层位于脱气层上方。该图案化的脱气阻挡层包括多个阻挡结构和多个开口。该多个开口暴露脱气层的最顶表面的部分，并且图案化的脱气阻挡层的最底表面基本上与脱气层的最顶表面共面。

Semiconductor device and package and method of manufacturing the same

Embodiments of the present invention provide a semiconductor device, a package and a method of manufacturing the same. A semiconductor device includes a substrate, an interconnect layer, a degassing layer, and a patterned degassing barrier. The interconnect layer is located above the substrate. The degassing layer is positioned above the interconnecting layer. The patterned degassing barrier is positioned above the degassing layer. The patterned degassing barrier includes a plurality of barrier structures and a plurality of openings. The plurality of openings expose a portion of the top surface of the degassing layer, and the bottom surface of the patterned degassing barrier is substantially coplanar with the topmost surface of the degassing layer.

【技术实现步骤摘要】
半导体器件和封装件及其制造方法
本专利技术的实施例总体涉及半导体领域，更具体地，涉及半导体器件和封装件及其制造方法。
技术介绍
微机电系统(MEMS)器件用于包括陀螺仪、谐振器、加速器或其他应用的各种应用。例如，加速器通常用于汽车(例如，在安全气囊系统中)中，而陀螺仪通常用于全球定位系统(GPS)。近年来，将MEMS器件合并到通过互补金属氧化物半导体(CMOS)工艺形成的集成芯片中越来越常见。将MEMS合并到CMOS中的工艺使得高产量制造的MEMS器件广泛使用。
技术实现思路
根据本专利技术的一个方面，提供了一种半导体器件，包括：衬底；互连层，位于所述衬底上方；脱气层，位于所述互连层上方；以及图案化的脱气阻挡层，位于所述脱气层上方，其中，所述图案化的脱气阻挡层包括多个阻挡结构和多个开口，所述多个开口暴露所述脱气层的最顶表面的部分，并且所述图案化的脱气阻挡层的最底表面基本上与所述脱气层的所述最顶表面共面。根据本专利技术的另一方面，提供了一种封装件，包括器件晶圆和MEMS晶圆。器件晶圆包括：第一衬底；第一脱气层，位于所述第一衬底上方；第一图案化的脱气阻挡层，位于所述第一脱气层上方，其中，所述第一图案化的脱气阻挡层包括暴露所述第一脱气层的最顶表面的部分的多个开口，并且所述第一图案化的脱气阻挡层的最底表面基本上与所述第一脱气层的所述最顶表面共面；第一感测电极，位于所述第一图案化的脱气阻挡层的部分上方；和第一导体，位于所述第一图案化的脱气阻挡层的另一部分上方。MEMS晶圆，位于所述器件晶圆上方，所述MEMS晶圆包括：第二衬底；第一感测结构，连接至所述第二衬底并且对应于所述第一感测电极；第二导体，位于所述第二衬底上方并且接合至所述第一导体；和间隔件，位于所述第二衬底上方并且邻近所述第二导体，其中，所述间隔件与所述第一导体接触。根据本专利技术的又一方面，提供了一种用于制造半导体器件的方法，包括：提供衬底；在所述衬底上方形成脱气层；在所述脱气层上方形成脱气阻挡层；在所述脱气阻挡层上方形成导体和感测电极；以及在形成所述导体和所述感测电极之后，图案化所述脱气阻挡层，以形成暴露所述脱气层的最顶表面的部分的多个开口。附图说明当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本专利技术的方面。应该注意，根据工业中的标准实践，各个结构未按比率绘制。实际上，为了清楚的讨论，各种结构的尺寸可以被任意地增大或缩小。图1是根据本专利技术的一些实施例的器件晶圆的示意性截面图。图2是根据本专利技术的一些实施例的封装件的示意性截面图。图3是根据本专利技术的一些实施例的封装件的示意性截面图。图4是根据本专利技术的各个方面制造半导体器件的方法的流程图。图5A至图5I是根据本专利技术的一些实施例的制造半导体器件的各种操作中的其中一个的示意图。具体实施方式以下公开内容提供了许多用于实现本专利技术的不同特征的不同实施例或实例。下面描述了元件和布置的具体实例以简化本专利技术。当然这些仅是实例并不旨在限定。例如，在下面的描述中第一部件在第二部件上方或者在第二部件上的形成可以包括其中第一部件和第二部件以直接接触形成的实施例，并且也可以包括其中可以在第一部件和第二部件之间形成额外的部件，使得第一和第二部件可以不直接接触的实施例。而且，本专利技术在各个实例中可以重复参考数字和/或字母。该重复是出于简明和清楚的目的，而其本身并未指示所讨论的各个实施例和/或配置之间的关系。而且，为便于描述，在此可以使用诸如“在...之下”、“在...下方”、“下部”、“在...之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。空间关系术语旨在包括除了在图中所描述的方向之外的使用或操作中的器件的不同方向。装置可以以其他方式定向(旋转90度或在其他方位上)，并且本文使用的空间相对描述符可以同样地作相应的解释。如本文中所使用，术语“第一”和“第二”描述各个元件、部件、区域、层和/或区段，这些元件、部件、区域、层和/或区段不应被这些术语限制。这些术语可仅用来将一个元件、部件、区段、层或区段与另一个区分。诸如“第一”和“第二”的术语在使用时不暗示序列或顺序，除非本文明确指示。如本文中所使用，属于“基本上”指的是动作、特征、特性、状态、结构、物件或结构的完全或接近完全的范围或程度。例如，一个表面“基本上”与另一表面共面意味着这两个表面或者完全位于同一平面内或者几乎完全位于同一平面内。在一些情况中，偏离绝对全的准确的容许程度可取决于具体内容。然而，通常来说，完全的近似度将为以便具有与在获得绝对和总体完全时相同的总体结果。如本文中所使用，MEMS晶圆指的是晶圆或衬底，在该晶圆或衬底上形成MEMS器件或MEMS器件的至少一部分。如本文中所使用，器件晶圆指的是晶圆或衬底，在该晶圆或衬底上形成诸如CMOS的有源器件或有源器件的至少一部分。在一些实施例中，在器件晶圆上可形成MEMS器件的一部分。如在本文中所使用，覆盖衬底指的是用作较薄MEMS晶圆的载体的较厚衬底。在一些实施例中，覆盖晶圆还被配置为保护盖，和/或被配置为与MEMS晶圆和器件晶圆共同形成密封腔。MEMS器件在由器件晶圆、MEMS晶圆和覆盖衬底限定的密封腔中需要不同压力。例如，加速器需要具有较大压力的封闭环境(enclosure)，而陀螺仪或谐振器需要具有较低压力的封闭环境。在一些实施例中，陀螺仪或谐振器的封闭环境中的压力小于或等于0.001毫巴(mbar)。如果压力过高，陀螺仪的MEMS感测结构将受到对运动的较大阻力。对MEMS感测结构运动的阻力降低了MEMS感测结构的运动速度，这延迟了由MEMS感测结构的运动引发的信号的产生和传递。对运动的较大阻力还将降低由MEMS感测结构产生的信号的精确性。降低的精确性转而又增大了用于确定由MEMS感测结构产生的信息的计算的复杂性。此外，陀螺仪或谐振器的封闭环境内的高压参与使MEMS感测结构阻尼(damping)，这不利地影响陀螺仪或谐振器的预期目的。由于电路的复杂性增大，电路中的器件的数量和电路的尺寸也增大。然而，另一方面，加速器中的压力应大于陀螺仪或谐振器中的压力。尽管低压有助于MEMS感测结构的运动，但是加速器需要更大压力以协助使MEMS感测结构阻尼，以便防止MEMS感测结构产生导致高噪声的自然搅动(naturalagitation)。如今，在同一MEMS器件上集成加速器和陀螺仪或谐振器产生了如何产生两个拥有不同真空压力的密封腔的问题。一个封闭环境中的脱气层可增大真空压力，反之，将脱气层从另一封闭环境脱除可保持低真空压力。脱气是在CMOS晶圆的互连结构的金属化层和通孔的形成期间形成悬空键的结果。在随后的处理步骤期间，加热引起悬空键断裂，这使气体从互连结构处释放。此过程被称为脱气。压力与空间中的气体分子的数量直接成比例。在互连结构与封闭环境之间不包括脱气阻挡物的方式中，随着封闭环境内气体分子数量的上升，压力也上升。通常，脱气层可由氧化物材料制成，而没有任何脱气阻挡物覆盖在其上。脱气层可面向密封腔在CMOS晶圆上形成。阻挡气体分子向外扩散的高密实度(例如，氮化物材料)可用作脱气阻挡物。形成脱气阻挡物的操作包括图案化脱气阻挡物以暴露下方的第一脱气层的区域。然后使用第二脱气层填充暴露的区域，然本文档来自技高网...

【技术保护点】
一种半导体器件，包括：衬底；互连层，位于所述衬底上方；脱气层，位于所述互连层上方；以及图案化的脱气阻挡层，位于所述脱气层上方，其中，所述图案化的脱气阻挡层包括多个阻挡结构和多个开口，所述多个开口暴露所述脱气层的最顶表面的部分，并且所述图案化的脱气阻挡层的最底表面基本上与所述脱气层的所述最顶表面共面。

【技术特征摘要】
2016.02.05 US 15/017,2091.一种半导体器件，包括：衬底；互连层，位于所述衬底上方；脱气层，位于所述互连层上方；以及图案化的脱气阻...

【专利技术属性】
技术研发人员：朱家骅，彭荣辉，吴宜谦，洪丽闵，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71