具有分段行寻址页寄存器的存储器阵列制造技术

新存储技术的存取速度可能不兼容现有存储器技术的产品规格，例如DRAM、SRAM和闪存技术。它们的电气参数和表现不同，使得它们在不具有新的架构和设计来克服其限制的情况下不能满足现有的存储器芯规格。新型存储器，例如STT‑MRAM、电阻RAM、相变RAM和被称为垂直层闸流晶体管(VLT)RAM的新一类存储器需要新的读取感测和写入电路，其并入了新的电压或电流电平和时序控制，以使这些存储器技术能够在现今的系统中工作。提供了系统和方法，以用于使这些技术的存储器芯对于现有外围逻辑器件是透明的，以使它们可以容易地被集成。

【技术实现步骤摘要】
具有分段行寻址页寄存器的存储器阵列
本公开总体上涉及随机存取存储器(RAM)和闪存存储器技术，并且更具体而言涉及具有慢速存储器存取时间的存储器存储装置。
技术介绍
新的存储器技术(例如自旋转移矩磁阻随机存取存储器(STT-MRAM)、电阻式RAM、相变RAM和垂直层闸流晶体管(VLT)RAM)的存取速度可能与现有的存储器技术(例如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)和闪存技术)的产品规格不兼容。需要额外的电路和控制来将这些新的存储器技术与现有的外围逻辑集成。
技术实现思路
提供了系统和方法以用于与交叉点存储器阵列接口连接以便减轻与阵列的存储器单元相关联的慢速存取时间的效应。读取操作可以在名义上被分成具有相关联的行存取时间的行存取操作以及具有相关联的列存取时间的列存取操作。在本公开的一些实施例中，在行存取操作期间执行列存取操作的部分。例如，可以在名义上的行存取操作期间预先获取来自列的数据并将其存储在存取时间短于交叉点存储器阵列的存储器单元的存储器器件(例如，该存储器器件比交叉点存储器阵列的存储器单元更快)中。在后续的名义上的列存取操作期间，从存储器器件读取预先获取的数据而不是直接从交叉点存储器阵列读取数据。因此，与存取交叉点存储器阵列的存储器单元相关联的慢速存取时间被在列存取操作期间存储器器件的较短(例如，较快)的存取时间所掩盖。在一些实施例中，存储器块可以包括存储器阵列片、解码器、复用器和/或至少一个存储器器件。存储器阵列片可以包括交叉点存储器阵列，交叉点存储器阵列具有多个字线、多个位线、以及多个字线和多个位线的一个或多个交点处的多个存储器单元。可以通过可以被细分成行地址和列地址的存储器地址来存取存储器阵列片的存储器单元。行地址的第一部分可以用于使用解码器选择多个字线的子集(例如，一个或多个)。行地址的第二部分可以用于使用复用器选择多个位线的子集。列地址可以用于存取耦合到复用器的输出(例如，多个位线的子集)的至少一个存储器器件。解码器可以包括对应于行地址第一部分的第一多个输入，以及耦合到多个字线的至少一部分的第一多个输出。复用器可以包括对应于行地址第二部分的第二多个输入、耦合到多个位线的至少一部分的第三多个输入、以及至少一个复用器输出(例如，来自第一多个输入的一个或多个选定位线)。至少一个存储器器件可以耦合到至少一个复用器输出，并且至少一个存储器器件可以包括基于列地址的至少一部分的存储器器件输入。至少一个存储器器件的读取存取时间可以短于(例如，存储器阵列片的)交叉点存储器阵列的存储器单元的读取存取时间。在一些方面中，存储器块的耦合到复用器的至少一个输出的至少一个存储器器件可以是SRAM寄存器、DRAM或其他适当的可再写入存储器。在一些方面中，存储器阵列片包括或者可以被细分成多个位线段。多个位线段的第一位线段可以包括(例如，交叉点存储器阵列的)多个位线的至少一部分、包括对应于行地址的第二部分的第二多个输入的复用器、耦合到多个位线的至少一部分和至少一个复用器输出的第二多个输出、以及耦合到至少一个复用器输出的至少一个存储器器件，其中至少一个存储器器件包括基于列地址的部分的存储器器件输入。多个位线段中的每者可以通过(例如，交叉点存储器阵列的)多个字线耦合到(例如，一行位线段中的)另一个相邻或不相邻的位线段。多个位线段中的每者可以包括(例如，交叉点存储器阵列的)多个位线的相应子集、相应复用器和耦合到相应复用器输出的至少一个相应存储器器件。相应复用器可以包括对应于行地址的第二部分的第二多个输入、耦合到(例如，交叉点存储器阵列的)多个位线的至少一部分的第二多个输入、以及至少一个相应的复用器输出。在一些方面中，可能有存储器块的一个解码器耦合到存储器块的所有位线段的字线。在一些方面中，每个位线段可以具有耦合到相应的位线段的字线的相应部分的独立的相应解码器。在一些方面中，每个位线段的每个相应复用器将至少8个输入复用到输出。在一些方面中，每个相应的复用器可以将至少4个输入的倍数复用到至少一个或多个输出。在一些方面中，存储器块的总面积被(例如，交叉点存储器阵列的)多个存储器单元占据的百分比超过70％。如本文所述，存储器单元可以被理解为指代存储器阵列内的被存储器的功能单元占据的面积。存储器单元的示例包括DRAM单元、闸流晶体管单元、RRAM单元或任何其他适当的存储器单元。存储器块的总面积可以包括被存储器单元和额外器件占据的面积，额外器件例如是驱动器电路、感测放大器电路、解码器电路、控制器电路(例如，用于实现有限状态机)、电源电路和其他电路。在一些方面中，(例如，交叉点存储器阵列的)多个存储器单元中的每者是闸流晶体管存储器单元。在一些实施例中，存储器块可以包括存储器阵列片、解码器、复用器和/或至少一个存储器器件。存储器阵列片可以包括交叉点存储器阵列，交叉点存储器阵列具有多个字线、多个位线、以及多个字线和多个位线的一个或多个交点处的多个存储器单元。可以通过可以被细分成行地址和列地址的存储器地址来存取存储器阵列片的存储器单元。行地址的第一部分可以用于使用解码器选择多个字线的子集(例如，一个或多个)。行地址的第二部分可以用于使用复用器选择多个位线的子集。列地址可以用于存取耦合到复用器的输出(例如，多个位线的子集)的至少一个存储器器件。解码器可以被配置为接收行地址的第一部分，并基于接收到行地址的第一部分而选择多个字线的字线。复用器可以被配置为接收行地址的第二部分，并选择多个位线的至少一个位线作为至少一个复用器输出。至少一个存储器器件可以耦合到至少一个复用器输出，并且至少一个存储器器件可以被配置为基于列地址的一部分接收输入。在一些方面中，存储器块的耦合到复用器的至少一个输出的至少一个存储器器件可以是寄存器、SRAM寄存器、DRAM或其他适当的可再写入存储器。在一些方面中，存储器阵列片包括或者可以被细分成多个位线段。多个位线段的第一位线段可以包括(例如，交叉点存储器阵列的)多个位线的至少一部分，被配置为接收行地址的第二部分的复用器、以及耦合到复用器的至少一个输出的至少一个存储器器件。多个位线段中的每者可以通过(例如，交叉点存储器阵列的)多个字线耦合到(例如，一行位线段中的)另一个相邻或不相邻的位线段。多个位线段中的每者可以包括(例如，交叉点存储器阵列的)多个位线的相应子集、相应复用器和耦合到至少一个相应复用器输出的至少一个相应存储器器件。相应复用器可以被配置为接收行地址的第二部分，并选择多个位线的相应子集的至少一个位线作为至少一个相应复用器输出。至少一个相应的存储器器件可以被配置为基于列地址的一部分接收输入。在一些方面中，可能有存储器块的一个解码器耦合到存储器块的所有位线段的字线。在一些方面中，每个位线段可以具有耦合到相应位线段的字线的相应部分的独立的相应解码器。在一些方面中，每个位线段的每个相应复用器将至少8个输入复用到输出。在一些方面中，每个相应的复用器可以将至少4个输入的倍数复用到至少一个或多个输出。在一些方面中，存储器块的总面积被(例如，交叉点存储器阵列的)多个存储器单元占据的百分比超过70％。在一些方面中，(例如，交叉点存储器阵列的)多个存储器单元中的每者是闸流晶体管存储器单元。在一些实施例中，本文档来自技高网...

【技术保护点】
一种设备，包括：存储器阵列片，所述存储器阵列片包括交叉点存储器阵列，所述交叉点存储器阵列具有多个字线、多个位线、以及所述多个字线和所述多个位线的一个或多个交点处的多个存储器单元；解码器，所述解码器包括与行地址的第一部分对应的第一多个输入、以及耦合到所述多个字线的至少一部分的第一多个输出；复用器，所述复用器包括与所述行地址的第二部分对应的第二多个输入、耦合到所述多个位线的至少一部分的第三多个输入、以及至少一个复用器输出；以及耦合到所述至少一个复用器输出的至少一个存储器器件，所述至少一个存储器器件包括基于列地址的至少一部分的输入，并且其中，所述至少一个存储器器件的读取存取时间短于所述交叉点存储器阵列的存储器单元的读取存取时间。

【技术特征摘要】
2016.10.07 US 15/288,9141.一种设备，包括：存储器阵列片，所述存储器阵列片包括交叉点存储器阵列，所述交叉点存储器阵列具有多个字线、多个位线、以及所述多个字线和所述多个位线的一个或多个交点处的多个存储器单元；解码器，所述解码器包括与行地址的第一部分对应的第一多个输入、以及耦合到所述多个字线的至少一部分的第一多个输出；复用器，所述复用器包括与所述行地址的第二部分对应的第二多个输入、耦合到所述多个位线的至少一部分的第三多个输入、以及至少一个复用器输出；以及耦合到所述至少一个复用器输出的至少一个存储器器件，所述至少一个存储器器件包括基于列地址的至少一部分的输入，并且其中，所述至少一个存储器器件的读取存取时间短于所述交叉点存储器阵列的存储器单元的读取存取时间。2.根据权利要求1所述的设备，其中，所述至少一个存储器器件是寄存器。3.根据权利要求1所述的设备，其中，所述存储器阵列片包括多个位线段，并且其中，所述多个位线段中的每一个通过所述多个字线耦合到另一个位线段，并且其中，所述多个位线段中的每一个位线段包括：所述多个位线的相应子集；相应的复用器，包括与所述行地址的所述第二部分对应的相应的第二多个输入、耦合到所述多个位线的所述相应子集的相应的第二多个输出、以及至少一个相应的输出；以及耦合到所述至少一个相应的复用器输出的至少一个相应的存储器器件；并且其中，所述多个位线段的第一位线段包括：所述多个位线的所述至少一部分；所述复用器，包括与所述行地址的所述第二部分对应的所述第二多个输入、耦合到所述多个位线的所述至少一部分的所述第二多个输入、以及所述至少一个复用器输出；耦合到所述至少一个复用器输出的所述至少一个存储器器件，所述至少一个存储器器件包括基于所述列地址的所述至少一部分的所述输入。4.根据权利要求3所述的设备，其中，每个位线段的每个相应的复用器将至少八个输入复用到输出。5.根据权利要求1所述的设备，其中，所述多个位线的数量与所述多个字线的数量之比大于二的倍数。6.根据权利要求1所述的设备，其中，所述设备的总面积中被所述多个存储器单元占据的百分比超过70％。7.根据权利要求1所述的设备，其中，所述多个存储器单元中的每个存储器单元是闸流晶体管存储器单元。8.一种设备，包括：存储器阵列片，所述存储器阵列片包括交叉点存储器阵列，所述交叉点存储器阵列具有多个字线、多个位线、以及所述多个字线和所述多个位线的一个或多个交点处的多个存储器单元；解码器，所述解码器被配置为接收行地址的第一部分，并基于接收到所述行地址的所述第一部分而选择所述多个字线中的字线；复用器，所述复用器被配置为接收所述行地址的第二部分，并选择所述多个位线中的至少一个位线作为至少一个复用器输出；以及耦合到所述至少一个复用器输出的至少一个存储器器件，所述存储器器件被配置为基于列地址的至少一部分来接收输入。9.根据权利要求8所述的设备，其中，所述至少一个存储器器件是寄存器。10.根据权利要求8所述的设备，其中，所述存储器阵列片包...

【专利技术属性】
技术研发人员：A·E·翁，B·贝特曼，
申请(专利权)人：克劳帕斯科技有限公司，
类型：发明
国别省市：美国,US