移位寄存器单元及其驱动方法、栅极驱动电路、显示装置制造方法及图纸

本发明专利技术实施例提供一种移位寄存器单元及其驱动方法、栅极驱动电路、显示装置，涉及显示技术领域，能够降低对GOA电路中移位寄存器单元的输出端造成噪声干扰的几率。该移位寄存器单元包括上拉控制模块，将信号输入端的电压输出至上拉节点；上拉模块将第一时钟信号输入端的电压输出至信号输出端；下拉控制模块将第二时钟信号输入端的电压输出至下拉节点，或者将下拉节点的电压下拉至第一电压端；下拉模块分别将上拉节点和信号输出端的电压下拉至第一电压端；复位模块分别将上拉节点和信号输出端的电压下拉至第一电压端；降噪控制模块在一图像帧的消隐时间，将降噪控制信号端的电压输出至下拉节点。移位寄存器单元用于驱动与其相连接的栅线。

【技术实现步骤摘要】
移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
本专利技术涉及显示
，尤其涉及一种移位寄存器单元及其驱动方法、栅极驱动电路、显示装置。
技术介绍
液晶显示器(LiquidCrystalDisplay，简称LCD)具有低辐射、体积小及低耗能等优点，被广泛地应用在笔记本电脑、平面电视或移动电话等电子产品中。现有技术中，通常在液晶显示器中阵列基板的周边设置GOA(GateDriveronArray，阵列基板行驱动)电路，用于对栅线进行逐行扫描。具体的，在一图像帧内，GOA电路会从上至下或从下至上对栅线进行逐行扫描。以从上直下对栅线进行扫描为例，当对最后一行栅线扫描之后，GOA电路需要从最后一行回到第一行，进入下一图像帧的扫描步骤。为了避免对显示造成影响，上述从最后一行回到第一行的这段时间，需要该GOA电路中任意一个移位寄存器单元均无信号输出，这段时间为消隐时间(Blank)。然而，在上述消隐时间内，受到GOA电路结构以及其内部晶体管自身耦合电容的影响，使得GOA电路部分节点或者晶体管存储的电荷没有得到充分的释放，这样一来，在上述消隐时间内，会对GOA电路中移位寄存器单元的输出端造成噪声干扰，降低GOA电路的稳定性。
技术实现思路
本专利技术的实施例提供一种移位寄存器单元及其驱动方法、栅极驱动电路、显示装置，能够降低对GOA电路中移位寄存器单元的输出端造成噪声干扰的几率。为达到上述目的，本专利技术的实施例采用如下技术方案：本专利技术实施例的一方面，提供一种移位寄存器单元，包括上拉控制模块、上拉模块、下拉控制模块、下拉模块、复位模块以及降噪控制模块；所述上拉控制模块连接信号输入端以及上拉节点，用于在所述信号输入端的控制下，将所述信号输入端的电压输出至所述上拉节点；所述上拉模块连接所述上拉节点、第一时钟信号输入端以及信号输出端，用于将上拉节点的电位进行存储，并在所述上拉节点的控制下将所述第一时钟信号输入端的电压输出至所述信号输出端；所述下拉控制模块连接第二时钟信号输入端、所述上拉节点、下拉节点以及第一电压端，用于在所述第二时钟信号输入端的控制下，将所述第二时钟信号输入端的电压输出至所述下拉节点，或者用于在所述上拉节点的控制下，将所述下拉节点的电压下拉至所述第一电压端的电压；所述下拉模块连接所述下拉节点、所述上拉节点、所述信号输出端以及所述第一电压端，用于在所述下拉节点的控制下，分别将所述上拉节点和所述信号输出端的电压下拉至所述第一电压端的电压；所述复位模块连接复位信号端、所述上拉节点、所述信号输出端以及所述第一电压端，用于在所述复位信号端的控制下，分别将所述上拉节点和所述信号输出端的电压下拉至所述第一电压端的电压；所述降噪控制模块连接降噪控制信号端、所述下拉节点，用于在一图像帧的消隐时间，在所述降噪控制信号端的控制下，将所述降噪控制信号端的电压输出至所述下拉节点。优选的，所述降噪控制模块由第一晶体管构成；所述第一晶体管的栅极和第一极连接所述降噪控制信号端，第二极与所述下拉节点相连接。优选的，所述上拉控制模块包括第二晶体管；所述第二晶体管的栅极和第一极连接所述信号输入端，第二极与所述上拉节点相连接。优选的，所述上拉模块包括驱动晶体管和存储电容；所述驱动晶体管的栅极连接所述上拉节点，第一极连接所述第一时钟信号输入端，第二极与所述信号输出端相连接；所述存储电容的一端连接所述上拉节点，另一端与所述信号输出端相连接。优选的，所述下拉控制模块包括第三晶体管、第四晶体管、第五晶体管以及第六晶体管；所述第三晶体管的栅极和第一极连接所述第二时钟信号输入端，第二极与所述第四晶体管的栅极相连接；所述第四晶体管的第一极连接所述第二时钟信号输入端，第二极与所述下拉节点相连接；所述第五晶体管的栅极连接所述上拉节点，第一极连接所述第三晶体管的第二极，第二极与所述第一电压端相连接；所述第六晶体管的栅极连接所述上拉节点，第一极连接所述下拉节点，第二极与所述第一电压端相连接。优选的，所述下拉模块包括第七晶体管和第八晶体管；所述第七晶体管的栅极连接所述下拉节点，第一极连接所述上拉节点，第二极与所述第一电压端相连接；所述第八晶体管的栅极连接所述下拉节点，第一极连接所述信号输出端，第二极与所述第一电压端相连接。优选的，所述复位模块包括第九晶体管和第十晶体管；所述第九晶体管的栅极连接所述复位信号端，第一极连接所述上拉节点，第二极与所述第一电压端相连接；所述第十晶体管的栅极连接所述复位信号端，第一极连接所述信号输出端，第二极与所述第一电压端相连接。优选的，还包括辅助降噪模块，所述辅助降噪模块连接所述第二时钟信号输入端，信号输出端以及第一电压端，用于在所述第二时钟信号输入端的控制下，将所述信号输出端的电压下拉至所述第一电压端的电压。进一步优选的，所述辅助降噪模块包括第十一晶体管；所述第十一晶体管的栅极连接所述第二时钟信号输入端，第一极连接所述信号输出端，第二极与所述第一电压端相连接。进一步优选的，所述上拉控制模块还连接第二时钟信号输入端，用于在所述第二时钟信号输入端的控制下，将所述信号输入端的电压输出至所述上拉节点；所述上拉控制模块还包括第十二晶体管；所述第十二晶体管的栅极连接所述第二时钟信号输入端，第一极连接所述信号输入端，第二极与所述上拉节点相连接。本专利技术实施例的另一方面，提供一种栅极驱动电路，包括多个级联的如上所述的任意一种移位寄存器单元；第一级移位寄存器单元的信号输入端连接起始信号端；除了第一级移位寄存器单元以外，上一级移位寄存器单元的信号输出端与下一级移位寄存器单元的信号输入端相连接；除了最后一级移位寄存器单元以外，下一级移位寄存器单元的信号输出端与上一级移位寄存器单元的复位信号端相连接；最后一级移位寄存器单元的复位信号端连接所述起始信号端。本专利技术实施例的又一方面，提供一种显示装置，包括上述栅极驱动电路。本专利技术实施例的再一方面，提供一种用于驱动如上所述的任意一种移位寄存器单元的方法，在一图像帧内，所述方法包括：在输入阶段：在信号输入端的控制下，上拉控制模块将信号输入端的电压输出至上拉节点；上拉模块将所述上拉节点的电位进行存储，并在所述上拉节点的控制下将第一时钟信号输入端的电压输出至信号输出端；在所述上拉节点的控制下，下拉控制模块将下拉节点的电压下拉至第一电压端的电压；在输出阶段：上拉模块将上一阶段存储的信号输出至所述上拉节点，在所述上拉节点的控制下，所述上拉模块将所述第一时钟信号输入端的电压至所述信号输出端，所述信号输出端输出栅极扫描信号；在所述上拉节点的控制下，所述下拉控制模块将所述下拉节点的电压下拉至所述第一电压端的电压；在复位阶段：在复位信号端的控制下，复位模块分别将所述上拉节点和所述信号输出端的电压下拉至所述第一电压端的电压；在第二时钟信号输入端的控制下，所述下拉控制模块将所述第二时钟信号输入端的电压输出至所述下拉节点；在所述下拉节点的控制下，下拉模块分别将所述上拉节点和所述信号输出端的电压下拉至所述第一电压端的电压；在消隐时间：在降噪控制信号端的控制下，降噪控制模块将所述降噪控制信号端的电压输出至所述下拉节点；在所述下拉节点的控制下，所述下拉模块分别将所述上拉节点和所述信号输出端的电压下拉至所述第一电压端的电压。优选的，在所述移位寄存器本文档来自技高网...

【技术保护点】
一种移位寄存器单元，其特征在于，包括上拉控制模块、上拉模块、下拉控制模块、下拉模块、复位模块以及降噪控制模块；所述上拉控制模块连接信号输入端以及上拉节点，用于在所述信号输入端的控制下，将所述信号输入端的电压输出至所述上拉节点；所述上拉模块连接所述上拉节点、第一时钟信号输入端以及信号输出端，用于将上拉节点的电位进行存储，并在所述上拉节点的控制下将所述第一时钟信号输入端的电压输出至所述信号输出端；所述下拉控制模块连接第二时钟信号输入端、所述上拉节点、下拉节点以及第一电压端，用于在所述第二时钟信号输入端的控制下，将所述第二时钟信号输入端的电压输出至所述下拉节点，或者用于在所述上拉节点的控制下，将所述下拉节点的电压下拉至所述第一电压端的电压；所述下拉模块连接所述下拉节点、所述上拉节点、所述信号输出端以及所述第一电压端，用于在所述下拉节点的控制下，分别将所述上拉节点和所述信号输出端的电压下拉至所述第一电压端的电压；所述复位模块连接复位信号端、所述上拉节点、所述信号输出端以及所述第一电压端，用于在所述复位信号端的控制下，分别将所述上拉节点和所述信号输出端的电压下拉至所述第一电压端的电压；所述降噪控制模块连接降噪控制信号端、所述下拉节点，用于在一图像帧的消隐时间，在所述降噪控制信号端的控制下，将所述降噪控制信号端的电压输出至所述下拉节点。...

【技术特征摘要】
1.一种移位寄存器单元，其特征在于，包括上拉控制模块、上拉模块、下拉控制模块、下拉模块、复位模块以及降噪控制模块；所述上拉控制模块连接信号输入端以及上拉节点，用于在所述信号输入端的控制下，将所述信号输入端的电压输出至所述上拉节点；所述上拉模块连接所述上拉节点、第一时钟信号输入端以及信号输出端，用于将上拉节点的电位进行存储，并在所述上拉节点的控制下将所述第一时钟信号输入端的电压输出至所述信号输出端；所述下拉控制模块连接第二时钟信号输入端、所述上拉节点、下拉节点以及第一电压端，用于在所述第二时钟信号输入端的控制下，将所述第二时钟信号输入端的电压输出至所述下拉节点，或者用于在所述上拉节点的控制下，将所述下拉节点的电压下拉至所述第一电压端的电压；所述下拉模块连接所述下拉节点、所述上拉节点、所述信号输出端以及所述第一电压端，用于在所述下拉节点的控制下，分别将所述上拉节点和所述信号输出端的电压下拉至所述第一电压端的电压；所述复位模块连接复位信号端、所述上拉节点、所述信号输出端以及所述第一电压端，用于在所述复位信号端的控制下，分别将所述上拉节点和所述信号输出端的电压下拉至所述第一电压端的电压；所述降噪控制模块连接降噪控制信号端、所述下拉节点，用于在一图像帧的消隐时间，在所述降噪控制信号端的控制下，将所述降噪控制信号端的电压输出至所述下拉节点。2.根据权利要求1所述的移位寄存器单元，其特征在于，所述降噪控制模块由第一晶体管构成；所述第一晶体管的栅极和第一极连接所述降噪控制信号端，第二极与所述下拉节点相连接。3.根据权利要求1所述的移位寄存器单元，其特征在于，所述上拉控制模块包括第二晶体管；所述第二晶体管的栅极和第一极连接所述信号输入端，第二极与所述上拉节点相连接。4.根据权利要求1所述的移位寄存器单元，其特征在于，所述上拉模块包括驱动晶体管和存储电容；所述驱动晶体管的栅极连接所述上拉节点，第一极连接所述第一时钟信号输入端，第二极与所述信号输出端相连接；所述存储电容的一端连接所述上拉节点，另一端与所述信号输出端相连接。5.根据权利要求1所述的移位寄存器单元，其特征在于，所述下拉控制模块包括第三晶体管、第四晶体管、第五晶体管以及第六晶体管；所述第三晶体管的栅极和第一极连接所述第二时钟信号输入端，第二极与所述第四晶体管的栅极相连接；所述第四晶体管的第一极连接所述第二时钟信号输入端，第二极与所述下拉节点相连接；所述第五晶体管的栅极连接所述上拉节点，第一极连接所述第三晶体管的第二极，第二极与所述第一电压端相连接；所述第六晶体管的栅极连接所述上拉节点，第一极连接所述下拉节点，第二极与所述第一电压端相连接。6.根据权利要求1所述的移位寄存器单元，其特征在于，所述下拉模块包括第七晶体管和第八晶体管；所述第七晶体管的栅极连接所述下拉节点，第一极连接所述上拉节点，第二极与所述第一电压端相连接；所述第八晶体管的栅极连接所述下拉节点，第一极连接所述信号输出端，第二极与所述第一电压端相连接。7.根据权利要求1所述的移位寄存器单元，其特征在于，所述复位模块包括第九晶体管和第十晶体管；所述第九晶体管的栅极连接所述复位信号端，第一极连接所述上拉节点，第二极与所述第一电压端相连接；所述第十晶体...

【专利技术属性】
技术研发人员：杜瑞芳，曹子君，马小叶，马睿，
申请(专利权)人：京东方科技集团股份有限公司，合肥鑫晟光电科技有限公司，
类型：发明
国别省市：北京,11