用于交叉点存储器阵列的存储器干扰恢复方案制造技术

本文描述了用于判断位单元读取或写入速率是否需要刷新被存取的或相邻的位单元的方法和系统。刷新经历了高频页地址读取操作和写入操作的VLT存储器位单元有助于保持存储在VLT存储器位单元中的数据的完整性。该方法和系统判断在每个RAS周期期间页地址读取操作或写入操作的速率是否超过一段时间内的最大速率，并且如果该速率超过最大速率则有条件地引起刷新操作。该方法和系统输出写回信号以引起对相关联的VLT存储器位单元的刷新，以防止存储在相关联的VLT存储器位单元中的数据受损。

【技术实现步骤摘要】
用于交叉点存储器阵列的存储器干扰恢复方案
本公开总体涉及随机存取存储器(RAM)，并且更具体而言，涉及在交叉点存储器阵列中的存储器位单元中存储的数据的恢复和/或刷新。
技术介绍
在高速率的存取期间(例如，在写入操作或读取操作期间)，选定的或相邻的存储器位单元可能受到干扰，使得存储器位单元所存储的状态(例如，“开”/“关”状态、低电阻/高电阻状态、导电/电阻状态)可能不可恢复。反复存取阵列内的存储器位单元可能干扰一个或多个相邻的存储器位单元，导致一个或多个相邻位单元改变状态。例如，针对存储器位单元的反复的读取或写入操作可能导致相邻存储器位单元(例如，共享公共字线或公共位线)从“关”状态改变为“开”状态。因此，需要干扰恢复技术来刷新存储器阵列中的数据并避免存储的数据受损。
技术实现思路
本文描述了用于判断针对若干位单元(例如，对应于页地址)的存取操作(例如，读取或写入操作)的速率是否需要对所存取的或相邻的位单元(例如，在存储器器件的同一页或相邻页内)进行刷新的方法和系统。对经历了高频率的页地址读取操作和写入操作的存储器位单元进行刷新有助于保持存储器位单元中存储的数据的完整性。该方法和系统判断在存取周期(例如，RAS周期)期间页地址读取操作或写入操作的速率是否超过一段时间(例如，对应于存储器位单元的弛豫时间的存取周期持续时间的倍数)内的最大速率，并且如果速率超过最大速率，则有条件地引起刷新操作。该方法和系统输出写回信号以引起对与被频繁存取的页地址相关联的存储器位单元的刷新，以防止相关联的存储器位单元中存储的数据受损。该方法和系统可以使用第一FIFO装置和CAM装置，以便计数已经对页地址执行的存取操作的次数。在一些实施例中，CAM装置可以包括或连接到与第一FIFO装置不同的第二FIFO装置。该方法和系统可以将在当前存取周期中接收到的页地址与之前存取的(例如，在紧前面的存取周期期间存取的)页地址进行比较，并从页缓冲器而非存储器器件存取数据，以避免给存储器器件增加压力。附图说明在结合附图考虑以下具体实施方式时，本公开的进一步的特征、其性质和各种优点将显而易见，在附图中，类似的附图标记在所有图中指代类似的部分，并且在附图中：图1描绘了根据例示性实施方式的用于判断存储器地址的读取速率是否需要刷新与存储器地址相关联的存储器单元的过程的流程图；图2描绘了根据例示性实施方式的基于页地址被写入的速率来判断是否需要刷新操作的过程的流程图；图3描绘了根据例示性实施方式的用于确定读取速率或写入速率的设备；图4描绘了根据例示性实施方式的用于加载先进先出(FIFO)装置和FIFO/CAM装置的过程的流程图；图5描绘了根据例示性实施方式的基于在FIFO装置和FIFO/CAM装置中加载的条目来判断是否需要刷新操作的过程的流程图；图6描绘了根据例示性实施方式的FIFO/CAM装置的示例；以及图7描绘了根据例示性实施方式的页地址计数器的电路图。具体实施方式新存储器技术的最近的进步具有便于在交叉点架构设计中实施的性质(例如，交叉点阵列中的存储器单元可以无需使用DRAM或SRAM器件所需要的每存储器单元一个或多个选择晶体管而被唯一地选定)。它们之中是导电桥接RAM(CBRAM)、忆阻器RAM和垂直层闸流晶体管RAM(VLT-RAM)。VLT-RAM是可能适于在交叉点存储器阵列中实施的存储器技术的类型。闸流晶体管的优点包括能够通过调谐每个闸流晶体管单元的组成层的几何形态和成分来精确调谐工作特性(例如，开关速度、静态功耗、动态功耗等)。可以将VLT布置为最少4个F2单元的阵列，由此使单元面积最小化并降低制造成本。也可以将VLT布置成堆叠构造，以进一步增大交叉点阵列中存储器单元的密度。VLT-RAM可能在高读取或写入速率期间遭受自发存储器损耗，在此期间，VLT存储器位单元的状态会劣化。如本文提到的，术语“存储器单元”、“存储器位单元”和“位单元”可以被理解为能够在存储器阵列内实施的一类存储器技术的最小单元。在以高速率存取VLT位单元(例如，以短于VLT位单元的弛豫间隔的间隔进行存取)时可能会发生这种情况。在以快于VLT位单元的弛豫时间的速率存取VLT位单元时，VLT位单元可能从“关”状态改变为“开”状态。诱发位单元劣化的存取速率可能受到在交叉点存储器阵列工作期间存取与一个或多个位单元对应的页地址的次数的影响。VLT位单元的弛豫时间可以根据VLT位单元的物理参数(例如，掺杂分布、几何形状等)而变化。典型VLT存储器单元的完全弛豫时间可以大约为3μs。最小页周期时间(例如，从页存取数据所需的时间)可以为60ns。于是，在该60ns周期时间和3μs弛豫时间内，可以在3μs内存取最少50个不同的页地址而不干扰被存取的或相邻的VLT位单元。在一些示例中，由于与被存取的VLT位单元不同的干扰条件的原因，相邻位单元可能被干扰。这些条件可以包括单元到单元耦合、半选电流和/或电压电平、以及其他干扰条件。如果存取少于50个不同的页地址(例如，指示在3μs弛豫时间内至少一个页已经被存取了两次)，则被存取的或相邻的VLT位单元可能经受干扰效应和/或劣化。然而，可以监测存取速率以确保如果在弛豫时期内页地址被使用超过最大次数，则刷新与页地址相关联的存储器位和/或相邻的存储器位。即使VLT位单元已经劣化，它们可以仍然是可读和/或可恢复的，并可以被刷新以防止不可恢复的存储器损耗。图1描绘了根据例示性实施方式的用于判断存储器地址的读取速率是否需要刷新与存储器地址相关联的存储器单元的过程100的流程图。过程100可以由有限状态机(FSM)、ASIC、处理器、CPU、微控制器、或可与交叉点存储器阵列进行信号通信的其他存储器控制电路(例如，与交叉点存储器阵列处在同一半导体衬底上或处在与交叉点存储器阵列分开的半导体衬底上的控制电路)执行。过程100可以开始于102，此时接收页地址并读取与页地址相关联的VLT位单元。过程100然后可以在106计数页地址已经被读取的次数，这可以对应于计数与页地址相关联的VLT位被存取的次数。例如，过程100可以计数在前50次存取操作中页地址已经被读取的次数。可以通过图3-7进一步描述计数机制。基于在106确定的计数结果，过程100可以在108判断页地址是否已经被读取了超过每YμsX次，其中X可以是在Y以是时间内与页地址相关联的VLT存储器位可以被读取的最大次数。例如，Y可以是6μs(例如，VLT位单元弛豫时间的倍数或大于该弛豫时间的数字)。例如，Y可以在从1μs到10μs的范围中。例如，X可以在从10到100次读取操作的范围中。在110，如果过程100(例如，通过确定页地址已经被读取的次数超过每Y秒X次)已经确定页地址读取速率超过X/Y的速率，过程100可以继续进行到114，并刷新与被读取的页地址相关联的VLT存储器位单元。例如，过程100可以从VLT位单元读取数据，并向VLT位单元写回读取的数据。例如，过程100可以对来自存储器器件的与页地址相关联的页执行读取操作，以将数据从页读取到页缓冲器中，将数据从页缓冲器写回到对应于页地址的页。在一些实施例中，在114，在刷新VLT存储器位单元之前，过程100可以等候一段时间，这段时间等于VLT存储器位单元的弛豫本文档来自技高网...

【技术保护点】
一种用于刷新来自交叉点存储器阵列的数据的方法，所述方法包括：向FIFO装置的第一条目中加载要在存储器器件上通过存取操作来存取的对应页的第一页地址；向CAM装置的第一条目中加载所述第一页地址；对加载到所述CAM装置的所述第一条目中的所述第一页地址和加载到所述CAM装置的第二条目中的第二页地址进行比较；基于对所述第一页地址和所述第二页地址的所述比较，如果加载到所述CAM装置的所述第一条目中的所述第一页地址与加载到所述CAM装置的所述第二条目中的所述第二页地址匹配，则禁止对所述第一页的所述存取操作；以及基于所述比较，如果加载到所述CAM装置的所述第一条目中的所述第一页地址与加载到所述CAM装置的所述第二条目中的所述第二页地址匹配，则：对加载到所述FIFO装置的所述第一条目中的所述第一页地址与在所述CAM装置的每个条目处加载的相应地址进行比较；基于对所述第一页地址与在所述CAM装置的每个条目处加载的所述相应地址的所述比较，如果所述第一页地址和在所述CAM装置的每个条目处加载的一个或多个相应地址之间的匹配的数量大于第一阈值，则刷新存储在对应于所述第一页地址的页内的数据。

【技术特征摘要】
2016.10.07 US 15/289,0231.一种用于刷新来自交叉点存储器阵列的数据的方法，所述方法包括：向FIFO装置的第一条目中加载要在存储器器件上通过存取操作来存取的对应页的第一页地址；向CAM装置的第一条目中加载所述第一页地址；对加载到所述CAM装置的所述第一条目中的所述第一页地址和加载到所述CAM装置的第二条目中的第二页地址进行比较；基于对所述第一页地址和所述第二页地址的所述比较，如果加载到所述CAM装置的所述第一条目中的所述第一页地址与加载到所述CAM装置的所述第二条目中的所述第二页地址匹配，则禁止对所述第一页的所述存取操作；以及基于所述比较，如果加载到所述CAM装置的所述第一条目中的所述第一页地址与加载到所述CAM装置的所述第二条目中的所述第二页地址匹配，则：对加载到所述FIFO装置的所述第一条目中的所述第一页地址与在所述CAM装置的每个条目处加载的相应地址进行比较；基于对所述第一页地址与在所述CAM装置的每个条目处加载的所述相应地址的所述比较，如果所述第一页地址和在所述CAM装置的每个条目处加载的一个或多个相应地址之间的匹配的数量大于第一阈值，则刷新存储在对应于所述第一页地址的页内的数据。2.根据权利要求1所述的方法，其中，所述存储器器件包括闸流晶体管存储器单元的交叉点存储器阵列。3.根据权利要求1所述的方法，其中，所述存取操作是读取操作，所述方法还包括：在禁止所述页的所述存取操作之后，从页缓冲器存取对应于所述第一页地址的数据。4.根据权利要求1所述的方法，其中，所述存取操作是读取操作，所述方法还包括：如果所述第一页地址和在所述CAM装置的每个条目处加载的所述一个或多个相应地址之间的匹配的数量大于所述第一阈值，则向对应于所述第一页地址的所述存储器器件的所述页写入存储在页缓冲器中的数据。5.根据权利要求2所述的方法，其中，所述存取操作是写入操作，所述方法还包...

【专利技术属性】
技术研发人员：A·E·翁，C·程，
申请(专利权)人：克劳帕斯科技有限公司，
类型：发明
国别省市：美国,US