用于早期检测TS至PC短路问题的方法技术

本发明专利技术涉及用于早期检测TS至PC短路问题的方法，其提供用以支持在TS‑CMP制程阶段在线检测TS‑PC短路缺陷的方法。实施例包括提供半导体衬底，该衬底具有多个部分形成的MOSFET装置；对该衬底执行第一缺陷检测，该第一检测包括ACC；基于该第一检测识别该衬底上的一个或多个BVC候选；对该一个或多个BVC候选执行第二缺陷检测，该第二检测在没有ACC的情况下执行；以及基于在该第一及第二检测期间出现的该一个或多个BVC候选检测该衬底上的一个或多个BVC缺陷。

【技术实现步骤摘要】
用于早期检测TS至PC短路问题的方法
本专利技术涉及金属氧化物半导体场效应晶体管(metal-oxide-semiconductorfield-effecttransistor；MOSFET)装置的制造，尤其适用于检测14纳米(nm)技术节点及以下的源极/漏极(TS)至栅极(PC)(TS-PC)短路。
技术介绍
就MOSFET装置制造而言，TS-PC短路缺陷是先进制程技术开发的一些最常见且不利的失效机制。在线检测TS-PC短路缺陷对于因新的材料/流程实施而可能发生于原子级上的新短路机制尤具挑战性。一般来说，由于分辨率及对比度限制，严重的TS-PC短路缺陷无法通过光学检测方法检测。电子束检测(electronbeaminspection；EBI)一直是在装置制程的栅极接触(CB)化学机械抛光(chemicalmechanicalpolishing；CMP)(CB-CMP)阶段检测TS-PC电性缺陷的最常用的在线检测方法。目前，CB-CMP是TS-PC短路缺陷的唯一检测点。不过，周期时间太长，因此缺陷可能在TS-CMP阶段已经存在。目前，由于基本的挑战，不可能在TS-CMP阶段检测TS-PC短路缺陷。就周期时间、预警制程异常以及降低大批量生产的成本而言，在TS-CMP阶段早期检测TS-PC短路缺陷具有很大的实用价值。因此，需要有能够在TS-CMP制程阶段在线检测TS-PC缺陷的方法。
技术实现思路
本专利技术的一个态样是一种双态物理过滤和/或亮电压对比(brightvoltagecontrast；BVC)滋扰抑制以支持在TS-CMP制程阶段在线检测TS-PC短路缺陷的方法。本专利技术的另一个态样是一种基于TS-CMP层的共用接触(sharecontact；SC)设计通过沟道辅助导电(channelassistedconduction；CAC)检测TS-PC短路缺陷的方法。本专利技术的又一个态样是一种基于在线EBI扫描结果监控并测量TS-PC叠置(overlay；OVL)偏移及制程窗口变化的方法。本专利技术的额外态样以及其它特征将在下面的说明中阐述，且本领域的普通技术人员在检查下文以后将在某种程度上清楚该些额外态样以及其它特征，或者该些额外态样以及其它特征可自本专利技术的实施中获知。本专利技术的优点可如所附权利要求中所特别指出的那样来实现和获得。依据本专利技术，一些技术效果可通过一种方法在某种程度上实现。该方法包括：提供半导体衬底，该衬底具有多个部分形成的MOSFET装置；对该衬底执行第一缺陷检测，该第一检测包括先进充电控制(advancedchargingcontrol；ACC)；基于该第一检测识别该衬底上的一个或多个BVC候选；对该一个或多个BVC候选执行第二缺陷检测，该第二检测在没有ACC的情况下执行；以及基于在该第一及第二检测期间出现的该一个或多个BVC候选检测该衬底上的一个或多个BVC缺陷。本专利技术的态样包括：该第一及第二缺陷检测为EBI。其它态样包括：各该一个或多个BVC缺陷是源极/漏极至栅极短路。本专利技术的另一个态样是一种方法，该方法包括：形成静态随机访问存储器(staticrandom-accessmemory；SRAM)装置，其具有至少一个n节点、至少一个p节点、以及至少一个共用接触，该至少一个共用接触将该至少一个n节点与该至少一个p节点连接；确定该n节点的阈值电压(Vt)的上限；向该n节点的至少一个源极/漏极(S/D)施加小于或等于该上限的电压；以及基于所施加的该电压确定在该n节点上是否存在TS-PC短路。本专利技术的态样包括：该至少一个p节点充当该n节点的虚拟接地。其它态样包括：该Vt为小于该至少一个S/D电压(Vd)的一半。另外的态样包括基于由EBI所引起的CAC来确定是否存在该TS-PC短路。本专利技术的又一个态样是一种方法，该方法包括：提供测试装置以进行OVL偏移监控及测量，该测试装置具有n节点、p节点，以及多个接地(GND)、位线(BL)、SC、电压供应(Vdd)、主动沟道区(Rx)及栅极结构；改变该n节点的一个或多个行上的一个或多个BL和/或GND结构的宽度、高度和/或位置；对该n节点的该一个或多个行执行EBI；基于该EBI所导致的BVC确定该n节点的TS与PC之间的OVL偏移的阶次；以及基于该BVC结果确定沿X方向或Y方向的该OVL偏移的测量。本专利技术的态样包括通过以下方式确定沿X方向的该OVL偏移的该阶次：改变该n节点的该一个或多个行上的序列BL及GND结构的宽度。其它态样包括基于该BVC结果确定至少一个制程窗口变化和/或至少一个TS未对准。另外的态样包括：其中，该OVL偏移的该测量是基于该至少一个制程窗口变化，通过以下方式改变该BL或GND结构的该宽度：调整第一BL或GND结构，以使该第一BL或GND结构刚开始接触相邻栅极接触；以及改变该序列BL或GND结构的该宽度直至该一个或多个行上的最后BL或GND结构不再能被后续印刷。额外的态样包括：其中，该OVL偏移的该测量是基于该至少一个TS未对准，通过以下方式改变该宽度：以第一BL或GND结构的第一宽度开始；以及改变该序列BL或GND结构的该宽度直至该一个或多个行上的最后BL或GND结构不再能被后续印刷。另一态样包括通过以下方式确定沿+X或-X方向的该OVL偏移测量：断开该n节点上的该一个或多个行的第一行的第一组SC结构与第二行的第二组SC结构于改变该第一及第二行上的序列BL及GND结构的该宽度之前。其它态样包括：通过以下方式确定沿X方向的该OVL偏移的该测量：在该一个或多个行上分别相对一个或多个相邻栅极结构改变该n节点的该一个或多个行上的序列BL及GND结构的位置；以及通过以下方式确定沿Y方向的该OVL偏移的该测量：在该n节点上的一个或多个相邻行上分别相对一个或多个Vdd结构改变该n节点的该一个或多个行上的一个或多个GND结构的位置。另外的态样包括通过以下方式确定沿X或Y方向的该OVL偏移的该测量：基于该改变监控该BVC结果的阶次。额外的态样包括通过以下方式分别确定沿+X或-X或+Y或-Y方向的该OVL偏移的该测量：确定对应该BVC结果的该一个或多个行的哪个行占优势。另一个态样包括通过以下方式确定沿Y方向的该OVL偏移的该阶次：改变该n节点的该一个或多个行上的序列GND结构的高度。其它态样包括：该序列GND结构的最大高度受沿该Y方向的GND至Vdd间距限制。另外的态样包括通过以下方式确定沿该Y方向的该OVL偏移的该测量：基于该改变监控该BVC结果的阶次。额外态样包括通过以下方式确定沿+Y或-Y方向的该OVL偏移的该测量：确定对应该BVC结果的该一个或多个行的哪个行占优势。本领域的技术人员从下面的详细说明中将很容易了解额外态样以及技术效果，在该详细说明中，通过示例拟执行本专利技术的最佳模式来简单说明本专利技术的实施例。本领域的技术人员将意识到，本专利技术支持其它及不同的实施例，且其数个细节支持在各种显而易见的方面的修改，所有这些都不背离本专利技术。相应地，附图及说明将被看作说明性质而非限制性质。附图说明附图中的图形示例显示(而非限制)本专利技术，附图中类似的附图标记表示类似的元件，且其中：图1显示依据一个示例实施例用于双态物理过滤和/或BVC滋扰抑制以支持在TS-CMP制程阶段在本文档来自技高网...

【技术保护点】
一种方法，包括：提供半导体衬底，该衬底具有多个部分形成的金属氧化物半导体场效应晶体管(MOSFET)装置；对该衬底执行第一缺陷检测，该第一检测包括先进充电控制(ACC)；基于该第一检测识别该衬底上的一个或多个亮电压对比(BVC)候选；对该一个或多个BVC候选执行第二缺陷检测，该第二检测在没有ACC的情况下执行；以及基于在该第一及第二检测期间出现的该一个或多个BVC候选检测该衬底上的一个或多个BVC缺陷。

【技术特征摘要】
2016.01.06 US 14/989,1091.一种方法，包括：提供半导体衬底，该衬底具有多个部分形成的金属氧化物半导体场效应晶体管(MOSFET)装置；对该衬底执行第一缺陷检测，该第一检测包括先进充电控制(ACC)；基于该第一检测识别该衬底上的一个或多个亮电压对比(BVC)候选；对该一个或多个BVC候选执行第二缺陷检测，该第二检测在没有ACC的情况下执行；以及基于在该第一及第二检测期间出现的该一个或多个BVC候选检测该衬底上的一个或多个BVC缺陷。2.如权利要求1所述的方法，其中，该第一及第二缺陷检测包括电子束检测(EBI)。3.如权利要求1所述的方法，其中，各该一个或多个BVC缺陷包括源极/漏极至栅极短路。4.一种方法，包括：形成静态随机访问存储器(SRAM)装置，其具有至少一个n节点、至少一个p节点、以及至少一个共用接触，该至少一个共用接触将该至少一个n节点与该至少一个p节点连接；确定该n节点的阈值电压(Vt)的上限；向该n节点的至少一个源极/漏极(S/D)施加小于或等于该上限的电压；以及基于所施加的该电压，确定在该n节点上是否存在S/D(TS)至栅极(PC)(TS-PC)短路。5.如权利要求4所述的方法，其中，该至少一个p节点包括针对该n节点的虚拟接地。6.如权利要求4所述的方法，其中，该Vt包括小于该至少一个S/D电压(Vd)的一半。7.如权利要求4所述的方法，其中，包括根据由基于电子检测(EBI)所引起的沟道辅助导电(CAC)来确定是否存在该TS-PC短路。8.一种方法，包括：提供测试装置以进行叠置(OVL)偏移监控及测量，该测试装置具有n节点、p节点，以及多个接地(GND)、位线(BL)、共用接触(SC)、电压供应(Vdd)、主动沟道区(Rx)及栅极结构；改变该n节点的一个或多个行上的一个或多个BL和/或GND结构的宽度、高度和/或位置；对该n节点的该一个或多个行执行电子束检测(EBI)；基于该EBI所导致的亮电压对比(BVC)，确定该n节点的源极/漏极(TS)与栅极(PC)之间的OVL偏移的阶次；以及基于该BVC结果，确定沿X方向或Y方向的该OVL偏移的测量。9.如权利要求8所述的方法，包括通过以下方式确定沿X方向的该OVL偏移的该阶次：改变该n节点的该一个或多个行上的序列BL及GND结构的宽度。10.如权利要求9所述的...

【专利技术属性】
技术研发人员：雷鸣，
申请(专利权)人：格罗方德半导体公司，
类型：发明
国别省市：开曼群岛,KY