基于SERDES协议验证的检查器、功能验证系统及方法技术方案

本发明专利技术提供一种基于SERDES协议验证的检查器、功能验证系统及方法，包括：被测设计模块；发送指令的指令收发模块；对编码的被测数据流进行解码的解码模块；存储非编码数据的存储模块；以及读取非编码数据并进行功能验证的检验模块。接收被测数据流，若为编码数据则进行解码处理得到非编码数据，同时输出码流中所含的控制字信息，若为非编码数据则直接接收；存储非编码数据；读取非编码数据，并根据外部指令对非编码数据进行功能验证。本发明专利技术可复用于任一被测设计模块的数据输出端口，支持多种码流序列或不同帧格式的数据包的验证，支持对编码/非编码功能模块的验证，提高了验证的灵活性和不同设计复用性，降低实现成本，同时提高了验证的功能覆盖率。

Verifier based on SERDES protocol verification, function verification system and method

The invention provides a verification based on SERDES protocol checker, functional verification system and method, including a tested module; instruction transceiver module for sending instructions to be measured; encoding data stream decoding module and decoding module of data storage; storage non encoding; and to read data and non encoding module function test validation. Receiving a measured data stream, if the encoding data is obtained by decoding the non encoding data, while the output stream contained in the control word information, if it is not directly receives the data encoding storage; non encoding data; read data and non encoding, according to external instructions to verify the function of the non encoding data. The invention can be re used in any measured data output port design module, support a variety of different streams or verify the data frame format of the package, support for encoding / verification encoding module, improve the flexibility of the validation and design reuse, reduce cost, and improve the verification of functional coverage.

【技术实现步骤摘要】
基于SERDES协议验证的检查器、功能验证系统及方法
本专利技术涉及集成电路功能验证领域，特别是涉及一种基于SERDES协议验证的检查器、功能验证系统及方法。
技术介绍
集成电路设计的规模和复杂度不断增加，在产业大发展的背景下，验证部分重要性日益凸显，要求也越来越高。IC设计周期大部分放在了功能验证上，保证验证高覆盖率的同时减少验证时间，已经成为IC设计的瓶颈。目前基于SerDes(SERializer/DESerializer，串行解串通信)技术，业界推出了多种高速串行接口标准：如PCIe、SATA、HDMI、USB3.0、RapidIO，XAUI和MIPI等。而对这些协议接口模块进行功能验证的过程中，为确保理想信号和抖动信号的情况下芯片都能正确实现其功能，对验证的要求也更加严格。因此设计一种可行的验证方案，对所涉及的功能点做到全方位测试，提高验证效率是很有必要的。目前现有验证技术中，大多通过理解所设计模块的标准协议，生成专用的测试激励来寻找设计缺陷。这方式对于工程师提出了较高要求，同时不可避免会造成人力成本的浪费。此外，这种验证方式还包括以下缺陷：一、验证过程中需要结合暴露出的问题，依据现象间接排查各模块功能点，使得测试具有局限性，增加了验证的难度；或者针对不同协议或数据类型及数据位宽来设计不同验证检查模块进行验证，显著提高了验证工作量及复杂度。二、对编解码前后数据格式不一致的连续模块进行验证，由于数据格式不匹配，需要根据不同编解码方式设计不同验证检查模块，验证效率显著降低。三、对不同功能模块的测试中，采用不同的验证检查模块，无法实现数据存储单元共享，比如对指定数据或重复数据的统计，统计结果需要重复占用专用的存储模块，会造成资源额外消耗，特别是在FPGA板级的功能验证中，验证时间和面积消耗会大幅提高。基于以上情况，为了避免资源浪费，提出一种高效通用的SERDES功能验证系统已成为本领域技术人员亟待解决的问题之一。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种基于SERDES协议验证的检查器、功能验证系统及方法，用于解决现有技术中高速Serdes验证工作量大、复杂度高、效率低、验证时间长、占用面积大和浪费资源等问题。为实现上述目的及其他相关目的，本专利技术提供一种基于SERDES协议验证的检查器，所述检查器至少包括：解码模块，存储模块及检验模块；所述解码模块接收被测数据流，用于对编码的被测数据流进行解码，同时输出码流的控制字信息；所述存储模块连接于所述解码模块的输出端，用于存储所述解码模块输出的非编码数据；所述检验模块连接于所述存储模块的输出端，用于从所述存储模块中读取非编码数据并进行功能验证。优选地，所述解码模块包括4B/5B编解码单元，8B/10B编解码单元，64B/66B编解码单元，64B/67B编解码单元中的一种或几种的组合。优选地，所述检验模块包括码流检查单元、统计单元、指定数据读取单元及控制字检查单元；所述码流检查单元连接于所述存储模块的输出端，用于对随机码流或数据包的非编码数据进行码流匹配检查，并记录错误个数；所述统计单元连接于所述存储模块的输出端，用于对指定数据、重复数据和丢拍数据进行统计；所述指定数据读取单元连接于所述存储模块的输出端，用于对指定位置序列或特定位置数据包进行读取；所述控制字检查单元连接于所述存储模块的输出端，用于对控制字进行检查。为实现上述目的及其他相关目的，本专利技术还提供一种基于SERDES协议的功能验证系统，所述功能验证系统至少包括：被测设计模块，指令收发模块及上述检查器；所述检查器连接于所述被测设计模块输出端，用于对所述被测设计模块进行功能验证；所述指令收发模块与所述检查器中的各模块双向连接，用于向所述检查器发送外部指令，同时接收并发送所述检查器输出的验证结果。优选地，所述被测设计模块为单个子功能单元或多个连续的子功能单元。优选地，所述指令收发模块为支持SPI或I2C总线协议的寄存器。为实现上述目的及其他相关目的，本专利技术还提供一种基于SERDES协议的功能验证方法，所述基于SERDES协议的功能验证方法至少包括：步骤S1：接收被测数据流，若所述被测数据流为编码数据则对所述被测数据流进行解码处理得到非编码数据，解码的同时输出码流中所含的控制字信息，若所述被测数据流为非编码数据则直接接收；步骤S2：存储非编码数据；步骤S3：读取非编码数据，并根据外部指令对非编码数据进行功能验证。优选地，所述被测数据流包括标准数据流或自定义数据流；其中，所述标准数据流包括PRBS7随机码流，PRBS9随机码流，PRBS15随机码流，PRBS23随机码流，PRBS31随机码流或符合802.3协议的以太网数据包。更优选地，根据外部指令进行配置，通过设定数据类型，设置数据结构及位宽，实现对自定义码流序列或自定义数据包结构的功能验证。优选地，对被测数据流进行解码进一步包括：基于外部指令根据所述被测数据流的编码方式选择对应的解码方式，包括4B/5B编解码，8B/10B编解码，64B/66B编解码或64B/67B编解码单元。优选地，基于SERDES协议的功能验证包括：码流检查，错误个数统计，指定数据统计，重复数据统计，丢拍数据统计，指定位置序列读取，特定位置数据包读取以及控制字检查。更优选地，指定位置序列读取进一步包括：通过外部指令输入待搜索数据的位置信息和数据长度，当对应数据写入存储器时，该数据会直接被提取，从而实现指定位置序列的读取，其他不需要的位置序列丢弃，通过采样存储的数据进行指定位置序列的有效提取分析。更优选地，特定位置数据包读取进一步包括：通过外部指令输入包头信息来查找要存储的对应数据包，从而触发特定位置数据包的存储写入操作，其他不需要的数据包丢弃，通过提取存储的数据进行指定数据包的读取。如上所述，本专利技术的基于SERDES协议验证的检查器、功能验证系统及方法，具有以下有益效果：本专利技术提供一种基于SERDES协议验证的检查器、功能验证系统及方法，其中检查器包括解码器，存储器，检验器3部分子模块，均可接收指令收发模块转发的外部指令。本专利技术的检查器通过接收被测设计模块输出信号进行功能验证，可复用于任一被测设计模块的数据输出端口，支持多种码流序列或不同帧格式的数据包的验证，支持对编码/非编码功能模块的验证，提高了验证的灵活性和不同设计复用性，降低实现成本，同时提高了验证的功能覆盖率。附图说明图1显示为本专利技术的基于SERDES协议的功能验证系统的结构示意图。图2显示为本专利技术的检查器的结构示意图。图3显示为本专利技术的检验模块的结构示意图。图4显示为本专利技术在XAUI协议验证中应用示例。元件标号说明1被测设计模块11第一子功能单元12第二子功能单元13第三子功能单元148B/10B编/解码15码组边界同步16时钟补偿2指令收发模块3检查器31解码模块32存储模块33检验模块331码流检查单元332统计单元333指定数据读取单元334控制字检查单元S1～S3步骤具体实施方式以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与本文档来自技高网...

【技术保护点】
一种基于SERDES协议验证的检查器，其特征在于，所述检查器至少包括：解码模块，存储模块及检验模块；所述解码模块接收被测数据流，用于对编码的被测数据流进行解码，同时输出码流的控制字信息；所述存储模块连接于所述解码模块的输出端，用于存储所述解码模块输出的非编码数据；所述检验模块连接于所述存储模块的输出端，用于从所述存储模块中读取非编码数据并进行功能验证。

【技术特征摘要】
1.一种基于SERDES协议验证的检查器，其特征在于，所述检查器至少包括：解码模块，存储模块及检验模块；所述解码模块接收被测数据流，用于对编码的被测数据流进行解码，同时输出码流的控制字信息；所述存储模块连接于所述解码模块的输出端，用于存储所述解码模块输出的非编码数据；所述检验模块连接于所述存储模块的输出端，用于从所述存储模块中读取非编码数据并进行功能验证。2.根据权利要求1所述的检查器，其特征在于：所述解码模块包括4B/5B编解码单元，8B/10B编解码单元，64B/66B编解码单元，64B/67B编解码单元中的一种或几种的组合。3.根据权利要求1所述的检查器，其特征在于：所述检验模块包括码流检查单元、统计单元、指定数据读取单元及控制字检查单元；所述码流检查单元连接于所述存储模块的输出端，用于对随机码流或数据包的非编码数据进行码流匹配检查，并记录错误个数；所述统计单元连接于所述存储模块的输出端，用于对指定数据、重复数据和丢拍数据进行统计；所述指定数据读取单元连接于所述存储模块的输出端，用于对指定位置序列或特定位置数据包进行读取；所述控制字检查单元连接于所述存储模块的输出端，用于对控制字进行检查。4.一种基于SERDES协议的功能验证系统，其特征在于，所述功能验证系统至少包括：被测设计模块，指令收发模块及如权利要求1～3任意一项所述的检查器；所述检查器连接于所述被测设计模块输出端，用于对所述被测设计模块进行功能验证；所述指令收发模块与所述检查器中的各模块双向连接，用于向所述检查器发送外部指令，同时接收并发送所述检查器输出的验证结果。5.根据权利要求4所述的基于SERDES协议的功能验证系统，其特征在于：所述被测设计模块为单个子功能单元或多个连续的子功能单元。6.根据权利要求4所述的基于SERDES协议的功能验证系统，其特征在于：所述指令收发模块为支持SPI或I2C总线协议的寄存器。7.一种基于SERDES协议的功能验证方法，其特征在于，所述基于SERDES协议的功能验证方法至少包括：步骤S1：接收被测数据流，若所...

【专利技术属性】
技术研发人员：王鹏，高鹏，吴涛，
申请(专利权)人：中国科学院上海高等研究院，上海市信息技术研究中心，
类型：发明
国别省市：上海,31