一种实现多复数除减运算综合控制装置制造方法及图纸

一种实现多复数除减运算综合控制装置，它具有进行多复数除减运算控制的FPGA主控器电路，该电路是用FPGA做为控制器,进行多复数除减运算进行控制；微处理器电路，该电路是用微处理器做为控制器，该电路的输出端接FPGA电路的输入端；通信电路，该电路是用来接收串行复数数据，该电路的输出端接FPGA电路的输入端；微控制器电路，该电路是用微控制器做为控制器，该电路的输出端接FPGA电路的输入端；按键电路，该电路是用来选择控制器，该电路的输出端接FPGA电路的输入端；JTAG电路，该电路的输入端接FPGA电路的输出端,该装置集成度高、将不同的平台整合在一起，电路采用多种控制手段，方便、快捷，提高学生认识复数运算，实验性较强，具有对外通信功能。

Integrated control device for realizing multiple complex elimination and subtraction operation

A more complex addition subtraction comprehensive control device, it is more complex in reducing FPGA operational control of the main control circuit, the circuit is used FPGA as the controller, more complex in addition to subtraction control; microprocessor circuit, the circuit is used as microprocessor controller, the circuit output terminal the input end of the FPGA circuit; communication circuit, the circuit is used to receive serial complex data, the output of the circuit connected with the input end of the FPGA circuit; the micro controller circuit, the circuit is used for microcontroller as the controller, the output of the circuit connected with the input end of the FPGA circuit; a key circuit, the circuit is used to select the controller, the output of the circuit connected with the input end of the FPGA circuit; the JTAG circuit, the circuit input end is connected with an output end of the FPGA circuit, the device of high integration, different integration platform in Together, the circuit adopts a variety of control means, which is convenient, fast, and improves the students' knowledge of complex number operation, and has strong experimental ability and has the function of external communication.

【技术实现步骤摘要】
一种实现多复数除减运算综合控制装置
本技术属于复数运算的设备或装置
，具体涉及到一种实现多复数除减运算综合控制装置。
技术介绍
复数是数学计算中经常用到的，复数是为了解决现实问题。复数在电学、流体力学等得到了发展。研究复数运算，提高复数的运算速度很有意义。目前，学校也开有相关的专业课，产生复数除减运算平台。产生多复数除减运算的实验平台也很多，主要存在以下几种：1.基于单片机的多复数除减运算实验平台；2.基于ARM处理器的多复数除减运算实验平台；3.基于DSP的多复数除减运算实验平台等。这些复数除减运算实验平台存在以下不足：复数除减运算实验平台相互独立；成本较高，集成度不够；电路设计不完善，未能设置一些故障电路，考察学生分析能力；未能激发学生的全局意识、提高学生认识，具有认识的片面性；未能锻炼学生综合分析能力。
技术实现思路
本技术所要解决的技术问题在于克服上述多复数除减运算平台的不足,提供一种设计集成度高、电路简单、具有对外通信功能的多复数除减运算综合控制装置。解决上述技术问题采用的技术方案是：由于本技术采用独立按键开关SW1，SW2来控制参与多复数除减运算的控制器；当按下开关SW1，断开开关SW2，微控制器电路进行多复数除减运算；当按下开关SW2，断开开关SW1，微处理器电路进行多复数除减运算；当按下开关SW1，按下开关SW2，FPGA主控制器电路进行多复数除减运算；该装置集成度高、将不同的平台整合在一起，电路采用多种控制手段，方便、快捷，提高学生认识复数运算，实验性较强，具有对外通信功能。附图说明图1是本技术电气原理方框图。图2是图1中按键电路，JTAG电路，通信电路和FPGA主控制器电路的电子线路原理图。图3是图1中微控制器电路和微处理器电路的电子线路原理图。具体实施方式下面结合附图和实施例对本技术做进一步详细说明，但本技术不限于这些实施例。实施例1在图1中，本技术一种实现多复数除减运算综合控制装置由微控制器电路，微处理器电路，通信电路，按键电路，JTAG电路，FPGA主控器电路连接构成。微控制器电路，该电路是用微控制器做为控制器，该电路的输出端接FPGA电路的输入端；微处理器电路，该电路是用微处理器做为控制器，该电路的输出端接FPGA电路的输入端；通信电路，该电路是用来接收串行复数数据，该电路的输出端接FPGA电路的输入端；按键电路，该电路是用来选择控制器，该电路的输出端接FPGA电路的输入端；JTAG电路，该电路的输入端接FPGA电路的输出端,该电路的输出端接FPGA电路的输入端；FPGA主控器电路，该电路是用FPGA做为控制器,进行多复数除减运算进行控制。在图2中，本实施例的按键电路是由开关SW1，SW2，R4，R5连接构成，其中，开关SW1的一端接3V,开关SW1的另一端接电阻R4，电阻R1的另一端接地；开关SW2的一端接3V,开关SW2的另一端接电阻R5，电阻R5的另一端接地，集成电路U5的引脚E13接电阻R4的一端，集成电路U5的引脚E15接电阻R4的一端。JTAG电路是由连接器J2，电阻R7～R18连接构成，其中，连接器J2接外部调试器，连接器J2的引脚3接电阻R7的一端,电阻R7的另一端接集成电路U5的引脚M13；连接器J2的引脚4接电阻R8的一端,电阻R7的另一端接集成电路U5的引脚J5；连接器J2的引脚5接电阻R9的一端,电阻R7的另一端接集成电路U5的引脚L13；连接器J2的引脚6接电阻R10的一端,电阻R7的另一端接集成电路U5的引脚H4；连接器J2的引脚7接电阻R11的一端,电阻R7的另一端接集成电路U5的引脚G5；连接器J2的引脚8接电阻R12的一端,电阻R7的另一端接集成电路U5的引脚K12；连接器J2的引脚9接电阻R13的一端,电阻R7的另一端接集成电路U5的引脚J13；连接器J2的引脚10接电阻R14的一端,电阻R7的另一端接集成电路U5的引脚F1；连接器J2的引脚11接电阻R15的一端,电阻R7的另一端接集成电路U5的引脚G1；连接器J2的引脚12接电阻R16的一端,电阻R7的另一端接集成电路U5的引脚F2；连接器J2的引脚13接电阻R17的一端,电阻R7的另一端接集成电路U5的引脚G2；连接器J2的引脚14接电阻R18的一端,电阻R7的另一端接集成电路U5的引脚H5。通信电路是由集成电路U4，连接器J1连接构成，其中，集成电路U4的型号为MAX14840E,集成电路U4的引脚6,7接连接器J1的引脚1,2，集成电路U4的引脚1接集成电路U5的引脚P5，集成电路U4的引脚2接集成电路U5的引脚P4，集成电路U4的引脚3接集成电路U5的引脚T4，集成电路U4的引脚4接集成电路U5的引脚R4，集成电路U4的引脚8接5V,集成电路U4的引脚5接地,连接器J1的引脚3接地。FPGA主控制器电路是由集成电路U5，有源晶振Y2连接构成，其中，集成电路U5的型号为EP2C8F256C8,集成电路U5的引脚N15接Y2的引脚4，集成电路U5的引脚K8，J10，J7，H10，H7，G9接1.2V,集成电路U5的引脚B1，G3，K3，R1，A2，A15，C7,C10,E7，E10，B16,G14，K14，R16，M7，M10，P7，P10，T2,T15接3V,集成电路U5的引脚E8,C9,C8,B15,B2,A16,A1,K9,J9,J8,H9,H8,G8,E9,H3,H14,J3,J14,M8,M9,P8,P9,R2,R15,T1,T16,M6,N5,L5,E11,D12,F12接地；有源晶振Y2的引脚1接3V,有源晶振Y2的引脚3接地。在图3中，本实施例的微控制器电路是由集成电路U2构成，其中，集成电路U2的型号为C8051F006，集成电路U2的引脚13，43，23，32接地，集成电路U2的引脚44,12,22,19,27,33接地，集成电路U2的引脚接集成电路U5的引脚31，集成电路U2的引脚接集成电路U5的引脚34，集成电路U2的引脚接集成电路U5的引脚35，集成电路U2的引脚接集成电路U5的引脚36，集成电路U2的引脚接集成电路U5的引脚37，集成电路U2的引脚接集成电路U5的引脚38，集成电路U2的引脚接集成电路U5的引脚39，集成电路U2的引脚接集成电路U5的引脚40，集成电路U2的引脚接集成电路U5的引脚30，集成电路U2的引脚接集成电路U5的引脚29，集成电路U2的引脚接集成电路U5的引脚28，集成电路U2的引脚接集成电路U5的引脚26，集成电路U2的引脚接集成电路U5的引脚25，集成电路U2的引脚接集成电路U5的引脚24，集成电路U2的引脚接集成电路U5的引脚42，集成电路U2的引脚接集成电路U5的引脚41。微处理器电路是由集成电路U1，集成电路U3连接构成，其中，集成电路U1的型号为8086，集成电路U3的型号为8284A，集成电路U1的引脚19接集成电路U3的引脚8，集成电路U1的引脚21接集成电路U3的引脚10，集成电路U1的引脚22接集成电路U3的引脚5，集成电路U3的引脚11接电阻R2，电容C1的一端，电阻R2的另一端接5V，电容C1的另一端接地，集成电路U3的引脚16接晶振Y1的一端，晶振Y1的另一端接本文档来自技高网...

【技术保护点】
一种实现多复数除减运算综合控制装置,其特征在于它具有：微处理器电路，该电路是用微处理器做为控制器，该电路的输出端接FPGA电路的输入端；通信电路，该电路是用来接收串行复数数据，该电路的输出端接FPGA电路的输入端；微控制器电路，该电路是用微控制器做为控制器，该电路的输出端接FPGA电路的输入端；按键电路，该电路是用来选择控制器，该电路的输出端接FPGA电路的输入端；JTAG电路，该电路的输入端接FPGA电路的输出端,该电路的输出端接FPGA电路的输入端；FPGA主控器电路，该电路是用FPGA做为控制器,进行多复数除减运算进行控制。

【技术特征摘要】
1.一种实现多复数除减运算综合控制装置,其特征在于它具有：微处理器电路，该电路是用微处理器做为控制器，该电路的输出端接FPGA电路的输入端；通信电路，该电路是用来接收串行复数数据，该电路的输出端接FPGA电路的输入端；微控制器电路，该电路是用微控制器做为控制器，该电路的输出端接FPGA电路的输入端；按键电路，该电路是用来选择控制器，该电路的输出端接FPGA电路的输入端；JTAG电路，该电路的输入端接FPGA电路的输出端,该电路的输出端接FPGA电路的输入端；FPGA主控器电路，该电路是用FPGA做为控制器,进行多复数除减运算进行控制。2.根据权利要求1所述的一种实现多复数除减运算综合控制装置，其特征在于所述的FPGA主控制器电路：FPGA主控制器电路是由集成电路U5，有源晶振Y2连接构成，其中，集成电路U5的型号为EP2C8F256C8,集成电路U5的引脚N15接Y2的引脚4，集成电路U5的引脚K8，J10，J7，H10，H7，G9接1.2V,集成电路U5的引脚B1，G3，K3，R1，A2，A15，C7,C10,E7，E10，B16,G14，K14，R16，M7，M10，P7，P10，T2,T15接3V,集成电路U5的引脚E8,C9,C8,B15,B2,A16,A1,K9,J9,J8,H9,H8,G8,E9,H3,H14,J3,J14,M8,M9,P8,P9,R2,R15,T1,T16,M6,N5,L5,E11,D12,F12接地；有源晶振Y2的引脚1接3V,有源晶振Y2的引脚3接地。3.根据权利要求1所述的一种实现多复数除减运算综合控制装置，其特征在于所述的微控制器电路：微控制器电路是由集成电路U2构成，其中，集成电路U2的型号为C8051F006，集成电路U2的引脚13，43，23，32接地，集成电路U2的引脚44,12,22,19,27,33接地，集成电路U2的引脚接集成电路U5的引脚31，集成电路U2的引脚接集成电路U5的引脚34，集成电路U2的引脚接集成电路U5的引脚35，集成电路U2的引脚接集成电路U5的引脚36，集成电路U2的引脚接集成电路U5的引脚37，集成电路U2的引脚接集成电路U5的引脚38，集成电路U2的引脚接集成电路U5的引脚39，集成电路U2的引脚接集成电路U5的引脚40，集成电路U2的引脚接集成电路U5的引脚30，集成电路U2的引脚接集成电路U5的引脚29，集成电路U2的引脚接集成电路U5的引脚28，集成电路U2的引脚接集成电路U5的引脚26，集成电路U2的引脚接集成电路U5的引脚25，集成电路U2的引脚接集成电路U5的引脚24，集成电路U2的引脚接集成电...

【专利技术属性】
技术研发人员：张静，
申请(专利权)人：榆林学院，
类型：新型
国别省市：陕西,61