一种JTAG接口转RS422接口实验装置，具有：对装置进行控制的CPLD电路；多路RS422驱动电路；该电路与CPLD电路相连接；JTAG电路，该电路与CPLD电路相连接；本装置设计合理、结构简单、外围元器件少、成本低、数据处理速度快、设备物联能力强、具有高速数据传输能力，可推广应用到通信电路外设与主控制设备连接设备领域。
JTAG interface to RS422 interface experimental device
A JTAG interface to RS422 interface experiment device, with CPLD circuit to control the device; multi-channel RS422 driver circuit; the circuit and CPLD circuit are connected; the JTAG circuit and CPLD circuit are connected; the device has reasonable design, simple structure, low cost, few peripheral components, data processing speed, IOT equipment capability, high speed data transfer, can be applied to the communication circuit and the main control device connected peripheral equipment.
【技术实现步骤摘要】
JTAG接口转RS422接口实验装置
本技术属集成电路
，具体涉及到一种JTAG接口转RS422接口实验装置。
技术介绍
CPLD是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通过下载电缆将代码传送到目标芯片中，实现设计的数字系统。RS422电路出现的较早，已被人们广泛使用于测量，控制，数据传输中。目前，基于RS422电路的外设较多，然而，将SPI电路的外设连接到主控设备时，常常会出现主控设备的串口通道不足，无法连接到主控设备的问题。这些外设要连接到主控设备常用的做法是：首先，添加主控器模块,扩充串口通道；其次，两个主控器之间通过连接线互连起来。这种做法有一些不足：电路比较复杂，增加了模块及连线；成本增加；维护费力费时，电路连线较多，不利于查找问题；系统功耗增加。
技术实现思路
本技术所要解决的技术问题在于克服上述现有技术的不足,提供一种设计合理、结构简单、外围元器件少、成本低、数据处理速度快、设备物联能力强、具有高速数据传输能力的JTAG接口转RS422接口实验装置。解决上述技术问题采用的技术方案是：具有：对装置进行控制的CPLD电路；多路RS422驱动电路；该电路与CPLD电路相连接；JTAG电路，该电路与CPLD电路相连接。本技术的多路RS422驱动电路包括至少2路RS422驱动电路。本技术的多路RS422驱动电路包括6路RS422驱动电路。本技术的RS422驱动电路为：集成电路U2的5脚～2脚依次接集成电路U1的165脚～162脚，集成电路U2的6脚和7脚接地、14脚接5V电源、9脚～12脚依次接连接器J2的1～4脚，集成电路U2的型号为MAX489。本技术的CPLD电路为：集成电路U1的49脚、78脚、108脚、79脚接JTAG电路，集成电路U1的182脚接晶振Y1的4脚，集成电路U1的165脚～162脚、154脚～149脚、137脚～134脚、123脚、120脚、119脚、117脚、80脚、77脚～75脚、67脚、65脚～63脚接多路RS422驱动电路，集成电路U1的48脚、5脚、25脚、36脚、55脚、72脚、91脚、111脚、127脚、138脚、159脚、176脚、195脚接3V电源，集成电路U1的10脚、19脚、30脚、45脚、112脚、128脚、139脚、148脚接5V电源，集成电路U1的14脚、20脚、24脚、31脚、35脚、41脚～44脚、46脚、47脚、66脚、85脚、102脚、110脚、113脚～116脚、118脚、121脚、122脚、132脚、133脚、143脚、152脚、170脚、189脚、206脚接地，晶振Y1的1脚接3V电源、3脚接地；集成电路U1的型号为EPM9560ARC208-10，晶振Y1的型号为JHY50M。由于本技术采用了CPLD电路启动JTAG电路控制逻辑，接收数据并对数据进行处理，译码出将要传输的通道数据，并启动串口控制逻辑，将数据发送到6路RS422驱动电路的的任意一路串口，同时CPLD电路检测是否有数据从RS422驱动电路发送来，有数据发送时，CPLD电路接收数据并添加相应的通道数据，将数据发送到JTAG电路；本装置设计合理、结构简单、外围元器件少、成本低、数据处理速度快、设备物联能力强、具有高速数据传输能力，可推广应用到通信设备与外设主控设备连接领域。附图说明图1是本技术的电气原理方框图。图2是本技术的电子线路原理图。具体实施方式下面结合附图和实施例对本技术做进一步详细说明，但本技术不限于这些实施例。实施例1在图1中，本技术JTAG接口转RS422接口实验装置由CPLD电路、多路RS422驱动电路、JTAG电路连接构成，JTAG电路与CPLD电路相连接，多路RS422通信电路与CPLD电路相连接。在图2中，本实施例的CPLD电路由集成电路U1、晶振Y1连接构成，集成电路U1的型号为EPM9560ARC208-10，晶振Y1的型号为JHY50M。集成电路U1的49脚、78脚、108脚、79脚接JTAG电路，集成电路U1的182脚接晶振Y1的4脚，集成电路U1的165脚～162脚、154脚～149脚、137脚～134脚、123脚、120脚、119脚、117脚、80脚、77脚～75脚、67脚、65脚～63脚接多路RS422驱动电路，集成电路U1的48脚、5脚、25脚、36脚、55脚、72脚、91脚、111脚、127脚、138脚、159脚、176脚、195脚接3V电源，集成电路U1的10脚、19脚、30脚、45脚、112脚、128脚、139脚、148脚接5V电源，集成电路U1的14脚、20脚、24脚、31脚、35脚、41脚～44脚、46脚、47脚、66脚、85脚、102脚、110脚、113脚～116脚、118脚、121脚、122脚、132脚、133脚、143脚、152脚、170脚、189脚、206脚接地，晶振Y1的1脚接3V电源、3脚接地。在图2中，本实施例的多路RS422驱动电路由6路RS422驱动电路构成，也可以由更多路或者更少路RS422驱动电路构成。第一路RS422驱动电路由集成电路U2、连接器J2连接构成，集成电路U2的型号为MAX489，集成电路U2的5脚～2脚依次接集成电路U1的165脚～162脚，集成电路U2的6脚和7脚接地、14脚接5V电源、9脚～12脚依次接连接器J2的1～4脚。第二路RS422驱动电路由集成电路U3、连接器J3连接构成，集成电路U3的型号为MAX489，集成电路U3的5脚～2脚依次接集成电路U1的154脚～149脚，集成电路U2的6脚和7脚接地、14脚接5V电源、9脚～12脚依次接连接器J3的1～4脚。第三路RS422驱动电路由集成电路U4、连接器J4连接构成，集成电路U4的型号为MAX489，集成电路U4的5脚～2脚依次接集成电路U1的137脚～134脚，集成电路U4的6脚和7脚接地、14脚接5V电源、9脚～12脚依次接连接器J4的1～4脚。第四路RS422驱动电路由集成电路U5、连接器J5连接构成，集成电路U5的型号为MAX489，集成电路U5的5脚～2脚依次接集成电路U1的123脚、120脚、119脚、117脚，集成电路U5的6脚和7脚接地、14脚接5V电源、9脚～12脚依次接连接器J5的1～4脚。第五路RS422驱动电路由集成电路U6、连接器J6连接构成，集成电路U6的型号为MAX489，集成电路U6的5脚～2脚依次接集成电路U1的80脚、77脚、76脚、75脚，集成电路U6的6脚和7脚接地、14脚接5V电源、9脚～12脚依次接连接器J6的1～4脚。第六路RS422驱动电路由集成电路U7、连接器J7连接构成，集成电路U7的型号为MAX489，集成电路U7的5脚～2脚依次接集成电路U1的67脚、65脚、64脚、63脚，集成电路U7的6脚和7脚接地、14脚接5V电源、9脚～12脚依次接连接器J7的1～4脚。在图2中，本实施例的JTAG电路由电阻R1～电阻R4、连接器J1构成。连接器J1的5脚～2脚分别通过电阻R1～电阻R4接集成电路U1的49脚、78脚本文档来自技高网...
【技术保护点】
一种JTAG接口转RS422接口实验装置，其特征在于：具有：对装置进行控制的CPLD电路；多路RS422驱动电路；该电路与CPLD电路相连接；JTAG电路，该电路与CPLD电路相连接。
【技术特征摘要】
1.一种JTAG接口转RS422接口实验装置，其特征在于：具有：对装置进行控制的CPLD电路；多路RS422驱动电路；该电路与CPLD电路相连接；JTAG电路，该电路与CPLD电路相连接。2.根据权利要求1所述的JTAG接口转RS422接口实验装置，其特征在于所述的多路RS422驱动电路包括至少2路RS422驱动电路。3.根据权利要求1所述的JTAG接口转RS422接口实验装置，其特征在于所述的多路RS422驱动电路包括6路RS422驱动电路。4.根据权利要求2或3所述的JTAG接口转RS422接口实验装置，其特征在于所述RS422驱动电路为：集成电路U2的5脚～2脚依次接集成电路U1的165脚～162脚，集成电路U2的6脚和7脚接地、14脚接5V电源、9脚～12脚依次接连接器J2的1～4脚，集成电路U2的型号为MAX489。5.根据权利要求1所述的JTAG接口转RS422接口实验装置，其特征在于所述的CPLD电路为：集成电路U1的49脚、78脚...
【专利技术属性】
技术研发人员：王雯，
申请(专利权)人：榆林学院，
类型：新型
国别省市：陕西,61
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。