一种基于CPLD的IIC电路控制装置，具有：对装置进行控制的CPLD电路；多路IIC通信电路；该电路的输入端接CPLD电路的输出端；JTAG电路，该电路与CPLD电路相连接；本装置设计合理、结构简单、外围元器件少、成本低、数据处理速度快、设备物联能力强、具有高速数据传输能力，可推广应用到通信电路外设与主控制设备连接设备领域。
IIC circuit controller based on CPLD
A IIC CPLD circuit control device based on CPLD has a circuit to control the device; multi IIC communication circuit; the input of the circuit is connected to the output end of the CPLD circuit; the JTAG circuit and CPLD circuit are connected; the device has reasonable design, simple structure, low cost, few peripheral components, data fast processing speed, strong ability, equipment and materials associated with high speed data transmission capability, can be applied to the communication circuit and the main control device connected peripheral equipment.
【技术实现步骤摘要】
基于CPLD的IIC电路控制装置
本技术属于集成电路
，具体涉及到一种基于CPLD的IIC电路控制装置。
技术介绍
CPLD是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通过下载电缆将代码传送到目标芯片中，实现设计的数字系统。IIC电路出现的较早，已被人们广泛使用于测量，控制，数据传输中。目前，基于IIC电路的外设较多，然而，将IIC电路的外设连接到主控设备时，常常会出现主控设备的串口通道不足，无法连接到主控设备的问题。这些外设要连接到主控设备常用的做法是：首先，添加主控器模块,扩充串口通道；其次，两个主控器之间通过连接线互连起来。这种做法有一些不足：电路比较复杂，增加了模块及连线；成本增加；维护费力费时，电路连线较多，不利于查找问题；系统功耗增加。
技术实现思路
本技术所要解决的技术问题在于克服上述通信外设的不足,提供一种设计合理、结构简单、外围元器件少、成本低、数据处理速度快、设备物联能力强、具有高速数据传输能力的基于CPLD的IIC电路控制装置。解决上述技术问题采用的技术方案是：具有：对装置进行控制的CPLD电路；多路IIC通信电路；该电路的输入端接CPLD电路的输出端；JTAG电路，该电路与CPLD电路相连接。本技术的多路IIC通信电路包括至少2路IIC通信电路。本技术的多路IIC通信电路包括5路IIC通信电路。本技术的IIC通信电路为：连接器J3的3脚、4脚分别通过电阻R5、电阻R6与集成电路U1的46脚、44脚，连接器J3的1脚接5V电源、2脚接地。本技术的CPLD电路为：集成电路U1的57脚接晶振Y1的4脚，集成电路U1的46脚、44脚、60脚、62脚、69脚、70脚、78脚、79脚、86脚、87脚接多路IIC通信电路，集成电路U1的6脚、75脚、64脚、17脚接连接器J6的4脚～1脚，集成电路U1的93脚和41脚接5V电源，集成电路U1的5脚、20脚、36脚、53脚、68脚、84脚接3V电源，集成电路U1的97脚、76脚、61脚、45脚、28脚、13脚、40脚、88脚接地，晶振Y1的1脚接3V电源、3脚接地；集成电路U1的型号为EPM7128EQC100-2，晶振Y1的型号为JHY50M。由于本技术采用了CPLD电路启动第一路IIC通信电路从控制逻辑接收JTAG电路传来的数据，CPLD电路接收到数据并对数据进行译码处理，识别出数据要发送的通道，将数据发送到该通道，CPLD电路启动其余五路IIC通信电路主控制逻辑，输出数据，JTAG电路监控CPLD电路工作状态；本装置设计合理、结构简单、外围元器件少、成本低、数据处理速度快、设备物联能力强、具有高速数据传输能力，可推广应用到通信领域。附图说明图1是本技术的电气原理方框图。图2是本技术的电子线路原理图。具体实施方式下面结合附图和实施例对本技术做进一步详细说明，但本技术不限于这些实施例。实施例1在图1中，本技术基于CPLD的IIC电路控制装置由CPLD电路、多路IIC通信电路、JTAG电路连接构成，JTAG电路与CPLD电路相连接，多路IIC通信电路的输入端接CPLD电路的输出端。在图2中，本实施例的CPLD电路由集成电路U1、晶振Y1连接构成，集成电路U1的型号为EPM7128EQC100-2，晶振Y1的型号为JHY50M。集成电路U1的57脚接晶振Y1的4脚，集成电路U1的46脚、44脚、60脚、62脚、69脚、70脚、78脚、79脚、86脚、87脚接多路IIC通信电路，集成电路U1的6脚、75脚、64脚、17脚接连接器J6的4脚～1脚，集成电路U1的93脚和41脚接5V电源，集成电路U1的5脚、20脚、36脚、53脚、68脚、84脚接3V电源，集成电路U1的97脚、76脚、61脚、45脚、28脚、13脚、40脚、88脚接地，晶振Y1的1脚接3V电源、3脚接地。在图2中，本实施例的多路IIC通信电路由5路IIC通信电路构成，也可以由更多路或者更少路IIC通信电路构成。第一路IIC通信电路由电阻R5、电阻R6、连接器J3连接构成，连接器J3的3脚、4脚分别通过电阻R5、电阻R6与集成电路U1的46脚、44脚，连接器J3的1脚接5V电源、2脚接地。第二路IIC通信电路由电阻R1、电阻R2、连接器J1连接构成，连接器J1的4脚、3脚分别通过电阻R1、电阻R2与集成电路U1的60脚、62脚，连接器J1的1脚接5V电源、2脚接地。第三路IIC通信电路由电阻R3、电阻R4、连接器J2连接构成，连接器J2的4脚、3脚分别通过电阻R3、电阻R4与集成电路U1的69脚、70脚，连接器J2的1脚接5V电源、2脚接地。第四路IIC通信电路由电阻R7、电阻R8、连接器J4连接构成，连接器J4的4脚、3脚分别通过电阻R7、电阻R8与集成电路U1的78脚、79脚，连接器J4的1脚接5V电源、2脚接地。第五路IIC通信电路由电阻R9、电阻R10、连接器J5连接构成，连接器J5的4脚、3脚分别通过电阻R9、电阻R10与集成电路U1的86脚、87脚，连接器J5的1脚接5V电源、2脚接地。在图2中，本实施例的JTAG电路由连接器J6构成。连接器J1的4脚～1脚依次接集成电路U1的6脚、75脚、64脚、16脚，连接器J6的5脚接地。本技术的工作原理如下：系统上电，晶振Y1工作，首先，集成电路U1开始初始化工作，完成CPLD的硬件配置工作：包括第一路IIC通信电路的从控制逻辑以及其余四路的IIC主控制逻辑。此后，电路进入正常工作状态。首先，集成电路U1启动IIC从控制逻辑，等待接收从外部连接器J3传来的数据。数据信号从连接器J3的4脚输出，经过电阻R6，输入到集成电路U1的4脚。其次，集成电路U1接收到数据，并对数据进行译码处理，识别出数据要发送的通道,并将数据发送到该通道，启动IIC主模式的控制逻辑：数据从集成电路U1的62脚输出，经过电阻R2，输出到连接器J1的3脚，从连接器J1输出数据；或数据从集成电路U1的70脚输出，经过电阻R4，输出到连接器J2的3脚，从连接器J2输出数据；或数据从集成电路U1的79脚输出，经过电阻R8，输出到连接器J4的3脚，从连接器J4输出数据；或数据从集成电路U1的87脚输出，经过电阻R10，输出到连接器J5的3脚，从连接器J5输出数据。最后，JTAG电路监控CPLD工作状态，控制信号从连接器J6的4脚输出，输入到集成电路U1的6脚；数据信号从集成电路U1的75脚输出，输入到连接器J6的3脚。本文档来自技高网...
【技术保护点】
一种基于CPLD的IIC电路控制装置，其特征在于：具有：对装置进行控制的CPLD电路；多路IIC通信电路；该电路的输入端接CPLD电路的输出端；JTAG电路，该电路与CPLD电路相连接。
【技术特征摘要】
1.一种基于CPLD的IIC电路控制装置，其特征在于：具有：对装置进行控制的CPLD电路；多路IIC通信电路；该电路的输入端接CPLD电路的输出端；JTAG电路，该电路与CPLD电路相连接。2.根据权利要求1所述的基于CPLD的IIC电路控制装置，其特征在于所述的多路IIC通信电路包括至少2路IIC通信电路。3.根据权利要求2所述的基于CPLD的IIC电路控制装置，其特征在于所述的多路IIC通信电路包括5路IIC通信电路。4.根据权利要求2或3所述的基于CPLD的IIC电路控制装置，其特征在于所述IIC通信电路为：连接器J3的3脚、4脚分别通过电阻R5、电阻R6与集成电路U1的46脚、44脚，连接器J3的1脚接5V电源、...
【专利技术属性】
技术研发人员：党学立，王雯，
申请(专利权)人：榆林学院，
类型：新型
国别省市：陕西,61
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。