半导体结构及其制造方法技术

本发明专利技术公开一种半导体结构及其制造方法。此种半导体结构包括一基板、一栅极结构、一第一介电层、以及二气隙。栅极结构设置在基板上。栅极结构具有相对的二侧壁。栅极结构包括一U形结构和一金属栅极电极。U形结构定义朝向上方的一开口。U形结构包括一功函数层。金属栅极电极设置在U形结构所定义的开口中。U形结构的一上表面的水平高度低于金属栅极电极的一上表面的水平高度。第一介电层设置在基板上并邻接于栅极结构。该二气隙分别形成在第一介电层和栅极结构相对的二侧壁的其中一者之间。

Semiconductor structure and manufacturing method thereof

The invention discloses a semiconductor structure and a manufacturing method thereof. The semiconductor structure includes a substrate, a gate structure, a first dielectric layer, and a two air gap. The gate structure is disposed on the substrate. The gate structure has opposing two sidewalls. The gate structure includes a U shape structure and a metal gate electrode. The U - shaped structure defines an opening toward the top. The U - shape structure consists of a function layer. The metal gate electrode is arranged in an opening defined by the U shape structure. The horizontal height of an upper surface of the U structure is lower than the upper surface of the upper surface of the metal gate electrode. The first dielectric layer is disposed on the substrate and is adjacent to the gate structure. The two air gaps are formed between one of the first dielectric layer and the two sidewalls of the gate structure, respectively.

【技术实现步骤摘要】
半导体结构及其制造方法
本专利技术涉及半导体结构及其制造方法。本专利技术特别是涉及包括金属栅极结构的半导体结构及其制造方法。
技术介绍
在半导体结构中，任何导电-介电-导电结构都可能展现出电容。不希望其产生的电容，例如形成在栅极结构和源极/漏极区之间的电容、或形成在栅极结构和槽形接触结构(slotcontact)之间的电容等等，可能不利地影响半导体装置的操作。随着半导体结构的缩小，这个问题变得更加紧要。
技术实现思路
本专利技术是关于降低不希望其产生的电容的解决方案。根据一些实施例，提供一种半导体结构。此种半导体结构包括一基板、一栅极结构、一第一介电层、以及二气隙(airgap)。栅极结构设置在基板上。栅极结构具有相对的二侧壁。栅极结构包括一U形结构和一金属栅极电极。U形结构定义朝向上方的一开口。U形结构包括一功函数层(workfunctionlayer)。金属栅极电极设置在U形结构所定义的开口中。U形结构的一上表面的水平高度低于金属栅极电极的一上表面的水平高度。第一介电层设置在基板上并邻接于栅极结构。二气隙分别形成在第一介电层和栅极结构相对的二侧壁的其中一者之间。根据一些实施例，提供一种半导体结构的制造方法。此种方法包括下列步骤。首先，提供一基板。形成一牺牲栅极结构在基板上。牺牲栅极结构具有相对的二侧壁。形成二牺牲间隔物分别在牺牲栅极结构相对的二侧壁上。形成一第一介电层在基板上并邻接于牺牲栅极结构。接着，移除牺牲栅极结构，形成一开口。形成一栅极结构在开口中。栅极结构具有相对的二侧壁。栅极结构包括一U形结构和一金属栅极电极。U形结构定义朝向上方的一开口。U形结构包括一功函数层。金属栅极电极形成在U形结构所定义的开口中。U形结构的一上表面的水平高度低于金属栅极电极的一上表面的水平高度。之后，移除该二牺牲间隔物，形成二气隙分别位于第一介电层和栅极结构相对的二侧壁的其中一者之间。为了对本专利技术的上述及其他方面有更佳的了解，下文特举优选实施例，并配合所附的附图，作详细说明如下：附图说明图1为实施例的半导体结构的示意图；图2A～图2I为半导体结构在根据实施例的制造流程中的不同阶段的示意图。符号说明102：基板104：鳍1041、1042：源极/漏极区106：栅极结构106s：侧壁108：U形结构108o：开口108t：上表面110：金属栅极电极110t：上表面112：功函数层114：高介电常数介电层116：蚀刻停止层118：界面介电层120：接触结构蚀刻停止层122：第一介电层122t：上表面124：气隙126：第二介电层128：接触结构130：第三介电层132：接触结构202：基板204：鳍206：界面介电层208：牺牲栅极结构2081：硅层2082：硬掩模层208s：侧壁210：牺牲间隔物212：接触结构蚀刻停止层214：第一介电层214t：上表面216：开口2180：层2200：层2220：层2240：材料218：高介电常数介电层220：蚀刻停止层222：功函数层224：金属栅极电极224t：上表面226：栅极结构226s：侧面228：U形结构228o：开口228t：上表面230：阻障层232：气隙234：第二介电层具体实施方式以下将参照所附的附图，对于各种实施例进行详细的描述。为了清楚起见，附图中的元件可能并未反映出其真实的尺寸。此外，还可能省略一些元件。可以预期的是，一实施例中的元件和特征可能被有利地纳入至另一实施例中，而并未另外再作列举。请参照图1，其提供根据实施例的半导体结构。半导体结构包括一基板102、一栅极结构106、一第一介电层122、以及二气隙124。栅极结构106设置在基板102上。栅极结构106具有相对的二侧壁106s。第一介电层122设置在基板102上并邻接于栅极结构106。二气隙124分别形成在第一介电层122和栅极结构106相对的二侧壁106s的其中一者之间。以下提供半导体结构进一步的细节。在一些实施例中，栅极结构106是直接设置在基板102上。或者，如图1所示，半导体结构还可包括一鳍(fin)104。鳍104可如图1所示为一绝缘层上覆硅(silicononinsulator,SOI)基板或硅基板(Sisubstrate)的一部分、或以外延方式形成于任何材料的基板上，而栅极结构106是设置在鳍104上并横越鳍104。更具体地说，鳍104可在一第一方向上延伸，而栅极结构106可在不同于第一方向的一第二方向上延伸。在图1中，第一方向是纸面上的水平方向，而第二方向是垂直于纸面的方向。鳍104中可包括二源极/漏极区1041和1042，分别设置在栅极结构106的二侧。根据一些实施例，半导体结构还可包括一界面介电层(interfacialdielectriclayer)118。界面介电层118是设置在基板102上，而栅极结构106是设置在界面介电层118上。因此，能够减轻基板102和栅极结构106之间的潜在界面问题。栅极结构106可为一金属栅极结构。在这样的情况下，栅极结构106包括一U形结构108和一金属栅极电极110。U形结构108定义朝向上方的一开口108o。U形结构108包括一功函数层112。根据一些实施例，U形结构108还可包括一高介电常数介电层(high-kdielectriclayer)114，其中功函数层112是设置在高介电常数介电层114上。根据一些实施例，U形结构108还可选择性地包括一蚀刻停止层(etchstoplayer)116，其中蚀刻停止层116是设置在功函数层112和高介电常数介电层114之间。根据一些实施例，U形结构108还可包括一阻障层(未示于图1)，其中阻障层是设置在功函数层112上。这些层共同构成U形结构108。金属栅极电极110设置在U形结构108所定义的开口108o中。U形结构108的一上表面108t的水平高度低于金属栅极电极110的一上表面110t的水平高度。此外，在一些实施例中，如图1所示，气隙124并未超过U形结构108的上表面108t的水平高度。在一些实施例中，如图1所示，U形结构108的上表面108t的水平高度和金属栅极电极110的上表面110t的水平高度低于第一介电层122的一上表面122t的水平高度。半导体结构还可包括一接触结构蚀刻停止层(contactetchstoplayer)120。接触结构蚀刻停止层120设置在基板102上(或者在某些情况下是设置在鳍104上)并位于栅极结构106二侧，而第一介电层122是设置在接触结构蚀刻停止层120上。半导体结构还可包括一第二介电层126。第二介电层126密封气隙124。根据一些实施例，第二介电层126可例如通过等离子体辅助化学气相沉积(plasma-enhancedchemicalvapordeposition,PECVD)由氮化硅形成。半导体结构还可包括其他半导体装置中的典型元件。举例来说，如图1所示，半导体结构还可包括多个接触结构128如槽形接触结构、一第三介电层130、和多个接触结构132。接触结构128通过第一介电层122地设置在栅极结构106的二侧。第三介电层130设置在第一介电层122上。接触结构132通过第三介电层130地设置，并连接至槽形接触结构128和栅极结构1本文档来自技高网...

【技术保护点】
一种半导体结构，包括：基板；栅极结构，设置在该基板上，该栅极结构具有相对的二侧壁，该栅极结构包括：U形结构，定义朝向上方的一开口，该U形结构包括功函数层；和金属栅极电极，设置在该U形结构所定义的该开口中，其中该U形结构的一上表面的水平高度低于该金属栅极电极的一上表面的水平高度；第一介电层，设置在该基板上并邻接于该栅极结构；以及二气隙，分别形成在该第一介电层和该栅极结构相对的该二侧壁的其中一者之间。

【技术特征摘要】
2016.01.05 TW 1051001791.一种半导体结构，包括：基板；栅极结构，设置在该基板上，该栅极结构具有相对的二侧壁，该栅极结构包括：U形结构，定义朝向上方的一开口，该U形结构包括功函数层；和金属栅极电极，设置在该U形结构所定义的该开口中，其中该U形结构的一上表面的水平高度低于该金属栅极电极的一上表面的水平高度；第一介电层，设置在该基板上并邻接于该栅极结构；以及二气隙，分别形成在该第一介电层和该栅极结构相对的该二侧壁的其中一者之间。2.如权利要求1所述的半导体结构，其中该二气隙并未超过该U形结构的该上表面的水平高度。3.如权利要求1所述的半导体结构，其中该U形结构的该上表面的水平高度和该金属栅极电极的该上表面的水平高度低于该第一介电层的一上表面的水平高度。4.如权利要求1所述的半导体结构，还包括：第二介电层，密封该二气隙。5.如权利要求4所述的半导体结构，其中该第二介电层是通过等离子体辅助化学气相沉积由氮化硅形成。6.如权利要求1所述的半导体结构，还包括：界面介电层，设置在该基板上，其中该栅极结构是设置在该界面介电层上。7.如权利要求1所述的半导体结构，其中该U形结构还包括高介电常数介电层，其中该功函数层是设置在该高介电常数介电层上。8.如权利要求7所述的半导体结构，其中该U形结构还包括蚀刻停止层，其中该蚀刻停止层是设置在该功函数层和该高介电常数介电层之间。9.如权利要求8所述的半导体结构，其中该U形结构还包括阻障层，其中该阻障层是设置在该功函数层上。10.如权利要求1所述的半导体结构，还包括：鳍，设置在该基板上，其中该栅极结构是设置在该鳍上并横越该鳍。11.一种半导体结构的制造方法，包括：提供一基板；形成一牺牲栅极结构在该基板上，该牺牲栅极结构具有相对的二侧壁；形成二牺牲间隔物分别在该牺牲栅极结构相对的该二侧壁上；形成一第...

【专利技术属性】
技术研发人员：林建廷，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：中国台湾,71