The present invention provides a semiconductor device and a manufacturing method includes providing a semiconductor substrate; forming a plurality of bit line structure on the semiconductor substrate, wherein between the bit line structure comprises a plurality of grooves; forming a first insulating layer to cover the trench; depositing a second insulating layer in the trench and the first insulating layer; through self alignment contact (self-aligned contact; SAC) in etching a plurality of capacitor contact hole is formed between the line structure (capacitor contact hole); forming a first contact hole formed on capacitor contact; a gap around the first contact piece; and forming a second contacts in the first contact, second contact with the first contact part form a capacitor contact (capacitor contact). The invention also provides a semiconductor device.
【技术实现步骤摘要】
半导体装置及其制造方法
本专利技术是有关于半导体装置,且特别是有关于一种动态随机存取存储器及其制造方法。
技术介绍
在动态随机存取存储器(DynamicRandomAccessMemory,以下简称DRAM)中,电容放电所释放的信号ΔV实际上很小,故必须经由感应放大器进行放大,使得电容放电信号可被感应并读取。然而,当电容所释放的信号ΔV太小时,其信号就无法被感应。电容放大信号与下列公式相关:由上述公式可知,电容放大信号ΔVBL与位线(Bitline;BL)的寄生电容CBL及DRAM的电容CS相关。其中,增加电容放大信号ΔVBL的方式之一是降低位线的寄生电容。在目前的DRAM中,晶体管的主动区形成于单晶的半导体基板中。电容设置于主动区的顶部,并通过电容接触件(capacitorcontact)进行桥接。其中,位线最靠近于电容接触件。影响位线的寄生电容的因素很多,但主要是来自于位线和电容接触件之间的位线-电容接触件寄生电容(BL-CCcapacitance)。然而,随着工艺尺寸不断微缩,DRAM中的位线和电容接触件之间的距离越来越短,且随着DRAM的容量需求越来越大,位线的长度也越来越长。这些都将导致位线的寄生电容增加,进而降低电容放大信号ΔVBL。因此,目前亟需一种能够降低位线的寄生电容的半导体装置及其制造方法。
技术实现思路
根据一实施例,本专利技术提供一种半导体装置的制造方法,包括提供一半导体基板;形成多个位线结构于半导体基板上方,其中位线结构之间包括多个沟槽;形成一第一绝缘层顺应性覆盖沟槽;沉积一第二绝缘层于沟槽中和第一绝缘层上;通过一自对准接触(self ...
【技术保护点】
一种半导体装置的制造方法,其特征在于,包括:提供一半导体基板;形成多个位线结构于该半导体基板上方,其中该些位线结构之间包括多个沟槽;形成一第一绝缘层顺应性覆盖该些沟槽;沉积一第二绝缘层于该些沟槽中和该第一绝缘层上;通过一自对准接触刻蚀工艺在该些位线结构之间形成多个电容接触孔;形成一第一接触件于该些电容接触孔中;形成一气隙于该第一接触件周围;以及形成一第二接触件于该第一接触件上,其中该第二接触件与该第一接触件构成一电容接触件。
【技术特征摘要】
1.一种半导体装置的制造方法,其特征在于,包括:提供一半导体基板;形成多个位线结构于该半导体基板上方,其中该些位线结构之间包括多个沟槽;形成一第一绝缘层顺应性覆盖该些沟槽;沉积一第二绝缘层于该些沟槽中和该第一绝缘层上;通过一自对准接触刻蚀工艺在该些位线结构之间形成多个电容接触孔;形成一第一接触件于该些电容接触孔中;形成一气隙于该第一接触件周围;以及形成一第二接触件于该第一接触件上,其中该第二接触件与该第一接触件构成一电容接触件。2.如权利要求1所述的半导体装置的制造方法,其特征在于,该半导体基板包括:多个主动区,位于该半导体基板中;以及多个隔离结构,位于该半导体基板中的该些主动区之间。3.如权利要求1所述的半导体装置的制造方法,其特征在于,该通过一自对准接触刻蚀工艺在该些位线结构之间形成多个电容接触孔的步骤包括:形成一图案化的掩膜于该第二绝缘层上;刻蚀未被该图案化的掩膜覆盖的部分,直到暴露出该半导体基板的一部分表面;以及移除该图案化的掩膜。4.如权利要求1所述的半导体装置的制造方法,其特征在于,在形成一第一接触件于该些电容接触孔中之前更包括:形成一第三绝缘层内衬于该些电容接触孔的侧壁上和一牺牲间隔层于该些电容接触孔的侧壁上的该第三绝缘层上,以界定一第一开口。5.如权利要求4所述的半导体装置的制造方法,其特征在于,该形成一气隙于该第一接触件周围的步骤包括:通过一湿法刻蚀移除剩余的该牺牲间隔...
【专利技术属性】
技术研发人员:张维哲,田中义典,
申请(专利权)人:华邦电子股份有限公司,
类型:发明
国别省市:中国台湾,71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。