阵列基板及其制作方法、显示面板技术

本发明专利技术公开了一种阵列基板及其制作方法、显示面板，该制作方法包括：开设贯穿钝化层的过孔；在过孔中填充导电搭接层；形成与导电搭接层相连的像素电极。本发明专利技术通过在过孔中填充导电搭接层，再形成与导电搭接层相连的像素电极，由此得到的阵列基板不仅可以避免过孔由于坡度角或者undercut问题导致的像素电极断裂，而且能防止由于水气与数据线或者栅极线的接触造成数据线或者栅极线与像素电极发生电化学腐蚀，从而提高阵列基板的良率。

Array substrate, method for manufacturing the same, and display panel

The invention discloses an array substrate and its manufacturing method, display panel, and the production method includes: setting up through the hole of the passivation layer; filling conductive layer in the lap over the hole; a pixel electrode connected to the conductive layer overlapping. The present invention by filling conductive vias in overlapping layers, and forming a pixel electrode connected to the conductive layer overlapping, array substrate thus obtained can not only avoid the hole because the pixel electrode fracture lead to slope angle or undercut problems, but also can prevent the water gate line and the data line or data line or gate line caused by contact the pixel electrode and the electrochemical corrosion, so as to improve the yield of the array substrate.

【技术实现步骤摘要】
阵列基板及其制作方法、显示面板
本专利技术涉及显示
，特别是指一种阵列基板及其制作方法、显示面板。
技术介绍
TFT-LCD(薄膜场效应晶体管液晶显示器)相对于传统的液晶显示器，以其高清晰度、真彩显示效果等优点，成为目前液晶显示器的主流发展方向。薄膜晶体管阵列基板包括显示区域和包围显示区域的周边区域，其中显示区域中的薄膜晶体管区域常常需要设置贯穿钝化层的过孔，利用透明的ITO(氧化铟锡)作为顶部的像素电极，同时像素电极通过钝化层的过孔搭接薄膜晶体管的漏极；周边区域用于设置各种信号线(如栅极线或者数据线)，并形成与控制芯片或柔性印刷电路板连接的区域。具体地，周边区域的导电层一般是与显示区域的电极(公共电极或像素电极)同步形成的，其材料通常为ITO，导电层通过贯穿钝化层的过孔或者贯穿钝化层与栅极绝缘层的过孔，将数据线或者栅极线与控制芯片或者柔性印刷电路板连接。但是，目前存在至少如下两个技术问题：1、导电层通常为几十纳米厚度的像素电极，其通过几百纳米的钝化层或者钝化层与绝缘层的过孔连接到数据线或者栅极线上面，如果绝缘层过孔的坡度角控制不好或者发生undercut(底切)不良时，像素电极容易发生断裂，造成异常显示。2、为了降低数据线或者栅极线的阻抗，目前在TFT-LCD领域普遍采用含铝成分的金属作为数据线或者栅极线材料。然而，由于像素电极的致密性不好，在高温高湿环境下，水气会与数据线或者栅极线发生接触，造成数据线或者栅极线与像素电极发生电化学腐蚀(铝容易与像素电极发生电化学腐蚀)，导致异常显示。
技术实现思路
有鉴于此，本专利技术的目的在于提出一种阵列基板及其制作方法、显示面板，以解决容易发生异常显示的问题。基于上述目的，在本专利技术的第一方面，本专利技术提供了一种阵列基板的制作方法，包括：开设贯穿钝化层的过孔；在过孔中填充导电搭接层；形成与导电搭接层相连的像素电极。在本专利技术的一些实施例中，所述开设贯穿钝化层的过孔的步骤包括：在显示区域中，开设贯穿钝化层、并且直至漏极的第一过孔；和/或，在周边区域中，开设贯穿钝化层、并且直至数据线的第二过孔；和/或，在周边区域中，开设贯穿钝化层和栅绝缘层、并且直至栅极线的第三过孔。在本专利技术的一些实施例中，所述在过孔中填充导电搭接层的步骤包括：在钝化层的表面形成导电树脂；对所述导电树脂进行固化，形成导电搭接层；采用化学机械研磨方法，去除钝化层上除过孔以外的区域的导电搭接层。在本专利技术的一些实施例中，所述导电树脂包括导电介质和成膜树脂。在本专利技术的一些实施例中，所述导电介质选自导电金属粒子、导电合金粒子、石墨烯中的至少一种；所述成膜树脂选自热固性树脂或者光固化树脂。在本专利技术的一些实施例中，所述热固性树脂的热固化温度为100-110℃，热固化时间为50-70秒。所述钝化层表面形成的导电树脂的厚度为0.2-2.0微米。在本专利技术的第二方面，本专利技术还提供了一种阵列基板，贯穿钝化层的过孔中填充有导电搭接层，所述导电搭接层与像素电极相连。在本专利技术的一些实施例中，在显示区域中，贯穿钝化层的第一过孔中填充有第一导电搭接层，所述第一导电搭接层分别与漏极、像素电极相连；和/或，在周边区域中，贯穿钝化层的第二过孔中填充有第二导电搭接层，所述第二导电搭接层分别与数据线、像素电极相连；和/或，在周边区域中，贯穿钝化层和栅绝缘层的第三过孔中填充有第三导电搭接层，所述第三导电搭接层分别与栅极线、像素电极相连。在本专利技术的一些实施例中，所述导电搭接层填充满所述过孔；所述导电搭接层采用导电树脂制备而成，所述导电树脂包括导电介质和成膜树脂。在本专利技术的第三方面，本专利技术还提供了一种显示面板，包括上述任意一个实施例中的阵列基板。本专利技术实施例提供的阵列基板的制作方法通过在过孔中填充导电搭接层，再形成与导电搭接层相连的像素电极，由此得到的阵列基板不仅可以避免过孔由于坡度角或者undercut问题导致的像素电极断裂，而且能防止由于水气与数据线或者栅极线的接触造成数据线或者栅极线与像素电极发生电化学腐蚀，从而提高阵列基板的良率。此外，本专利技术实施例提供的方法中所用材料来源易获得，可以节省制作成本，使得导电搭接层的制作过程简单、方便，从而加快生产节奏；也可以避免采用溅射方法制作金属的导电搭接层。附图说明图1为本专利技术一个实施例的阵列基板的制作方法的流程图；图2为本专利技术一个实施例的薄膜晶体管的结构示意图，图3为本专利技术实施例的数据线的过孔待形成区域的结构示意图；图4为本专利技术实施例的栅极线的过孔待形成区域的结构示意图；图5为本专利技术实施例在漏极上开设第一过孔的结构示意图；图6为本专利技术实施例的在数据线的过孔待形成区域开设第二过孔的结构示意图；图7为本专利技术实施例的在栅极线的过孔待形成区域开设第三过孔的结构示意图；图8为本专利技术又一个实施例的阵列基板的制作方法的流程图；图9为本专利技术实施例的在第一过孔中填充导电树脂并固化的结构示意图；图10为本专利技术实施例的在第二过孔中填充导电树脂并固化的结构示意图；图11为本专利技术实施例的在第三过孔中填充导电树脂并固化的结构示意图；图12为本专利技术实施例的去除钝化层上除第一过孔以外的区域的导电搭接层的结构示意图；图13为本专利技术实施例的去除钝化层上除第二过孔以外的区域的导电搭接层的结构示意图；图14为本专利技术实施例的去除钝化层上除第三过孔以外的区域的导电搭接层的结构示意图；图15为本专利技术实施例的形成与第一过孔的导电搭接层相连的像素电极的结构示意图；图16为本专利技术实施例的形成与第二过孔的导电搭接层相连的像素电极的结构示意图；图17为本专利技术实施例的形成与第三过孔的导电搭接层相连的像素电极的结构示意图；图18为本专利技术另一个实施例的薄膜晶体管的结构示意图。具体实施方式为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例的附图，对本专利技术实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本专利技术的一部分实施例，而不是全部的实施例。基于所描述的本专利技术的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本专利技术保护的范围。除非另外定义，本专利技术使用的技术术语或者科学术语应当为本专利技术所属领域内具有一般技能的人士所理解的通常意义。本专利技术中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。本专利技术提供了一种阵列基板的制作方法，如图1所示，包括以下步骤：步骤11：开设贯穿钝化层的过孔；步骤12：在过孔中填充导电搭接层；步骤13：形成与导电搭接层相连的像素电极。可见，本专利技术实施例提供的阵列基板的制作方法通过在过孔中填充导电搭接层，再形成与导电搭接层相连的像素电极，不仅可以避免过孔由于坡度角或者undercut问题导致的本文档来自技高网...

【技术保护点】
一种阵列基板的制作方法，其特征在于，包括：开设贯穿钝化层的过孔；在过孔中填充导电搭接层；形成与导电搭接层相连的像素电极。

【技术特征摘要】
1.一种阵列基板的制作方法，其特征在于，包括：开设贯穿钝化层的过孔；在过孔中填充导电搭接层；形成与导电搭接层相连的像素电极。2.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述开设贯穿钝化层的过孔的步骤包括：在显示区域中，开设贯穿钝化层、并且直至漏极的第一过孔；和/或，在周边区域中，开设贯穿钝化层、并且直至数据线的第二过孔；和/或，在周边区域中，开设贯穿钝化层和栅绝缘层、并且直至栅极线的第三过孔。3.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述在过孔中填充导电搭接层的步骤包括：在钝化层的表面形成导电树脂；对所述导电树脂进行固化，形成导电搭接层；采用化学机械研磨方法，去除钝化层上除过孔以外的区域的导电搭接层。4.根据权利要求3所述的阵列基板的制作方法，其特征在于，所述导电树脂包括导电介质和成膜树脂；所述导电介质选自导电金属粒子、导电合金粒子、石墨烯中的至少一种；所述成膜树脂选自热固性树脂或者光固化树脂。5.根据权利要求4所述的阵列基板的制作方法，其特征在于...

【专利技术属性】
技术研发人员：宫奎，
申请(专利权)人：京东方科技集团股份有限公司，合肥京东方光电科技有限公司，
类型：发明
国别省市：北京,11