半导体系统技术方案

一种半导体系统可以包括第一半导体器件和第二半导体器件。第一半导体器件可以被配置为输出命令/地址信号。第二半导体器件可以被配置为在刷新操作期间的读取操作中根据命令/地址信号的组合来输出数据。第二半导体器件可以被配置为从数据提取错误信息。第二半导体器件可以被配置为在刷新操作期间的写入操作中使用错误信息来校正数据的错误，以将经校正的数据储存在第二半导体器件中以及将错误信息储存在第二半导体器件中。

Semiconductor system

A semiconductor system may include a first semiconductor device and a second semiconductor device. The first semiconductor device may be configured to output a command / address signal. The second semiconductor device can be configured to output data according to a combination of command / address signals during the read operation during the refresh operation. The second semiconductor device can be configured to extract error information from the data. Second semiconductor devices can be configured in the refresh operation period to write error correction data using the error information operation, to be corrected data stored in the second semiconductor devices and the error information is stored in second semiconductor devices.

【技术实现步骤摘要】
半导体系统相关申请的交叉引用本申请要求2016年1月5日提交的第10-2016-0001232号韩国专利申请的优先权，其通过引用整体合并于此。
本公开的实施例总体而言涉及一种半导体系统，更具体地，涉及一种用于校正数据错误的半导体系统。
技术介绍
半导体器件可以被设计和制造成包括用于评估其操作的测试模式功能。即，可以在晶片级或封装级在测试模式下测量半导体器件的各种参数，以及可以根据测试结果来将测试的半导体器件分类为通过芯片或失效芯片。每个半导体器件可以执行写入操作和读取操作以经由焊盘来接收和输出多个数据，以及可以通过对从焊盘输出的数据的逻辑电平进行感测来评估每个半导体器件。由于随着制造工艺技术的发展半导体器件变得更加高度集成，因此测试的半导体器件中的失效存储单元的数量已经增加。测试的半导体器件中的失效存储单元的数量的增加可以不仅导致半导体器件的产品良率降低，还导致难以保证半导体器件的大存储容量。因此，在半导体器件中已经广泛采用错误校正码(ECC)电路来解决由失效存储单元引起的数据错误。附图说明图1是图示根据本公开的实施例的半导体系统的配置的示例代表的框图。图2是图示图1的半导体系统中包括的命令处理电路的示例代表的框图。图3是图示图2的半导体系统中包括的列控制电路的示例代表的框图。图4是图示图3的列控制电路中包括的错误校正电路的示例代表的框图。图5是图示图4的错误校正电路中包括的数据中继器(repeater)的示例代表的电路图。图6是图示根据本公开的实施例的半导体系统的配置的示例代表的框图。图7是图示图6的半导体系统中包括的命令处理电路的示例代表的框图。图8是图示图6中所示的半导体系统的列控制电路中包括的错误校正电路的示例代表的框图。图9是图示图6的半导体系统中包括的错误信息储存电路的示例代表的框图。图10是图示根据本公开的实施例的半导体系统的操作的示例代表的时序图。图11是图示根据本公开的实施例的半导体系统的配置的示例代表的框图。图12是图示采用图1至图11中所示的半导体器件或半导体系统的电子系统的配置的示例代表的框图。具体实施方式各种实施例可以针对一种校正数据错误的半导体系统。根据实施例，一种半导体系统可以包括第一半导体器件和第二半导体器件。第一半导体器件可以输出命令/地址信号。第二半导体器件可以在刷新操作期间的读取操作中根据命令/地址信号的组合来输出数据。第二半导体器件可以从所述数据提取错误信息。第二半导体器件可以在刷新操作期间的写入操作中使用错误信息来校正数据的错误，以将经校正的数据储存在其中以及将错误信息储存在其中。根据实施例，一种半导体系统可以包括第一半导体器件和第二半导体器件。第一半导体器件可以输出命令/地址信号。第二半导体器件可以在第一刷新操作期间的读取操作中根据命令/地址信号的组合来输出数据，可以提取关于所述数据的错误信息以将错误信息储存在其中，以及可以在第二刷新操作期间的写入操作中校正根据错误信息而选中的存储单元中储存的数据的错误以将经校正的数据储存在其中。根据实施例，一种半导体系统可以包括第一半导体器件和第二半导体器件。第一半导体器件可以输出命令/地址信号。第二半导体器件可以在刷新操作期间的读取操作中根据命令/地址信号的组合来输出数据，从所述数据提取错误信息，在刷新操作期间的写入操作中将错误信息储存在其中，以及根据错误信息来用其他地址取代选择具有错误的数据的行地址和列地址。在下文中将参照附图来描述本公开的各种实施例。然而，本文中描述的实施例仅用于说明的目的，而非意在限制本公开的范围。参见图1，根据本公开的实施例的半导体系统可以包括第一半导体器件1和第二半导体器件2。第二半导体器件2可以包括命令处理电路10、存储体选择信号发生电路20、地址发生电路30、存储区40、数据锁存器电路50和输入/输出(I/O)电路60。第一半导体器件1可以输出第一命令/地址信号至第N命令/地址信号CA<1:N>，以及可以接收或输出第一外部数据至第J外部数据DQ<1:J>。第一命令/地址信号至第N命令/地址信号CA<1:N>和第一外部数据至第J外部数据DQ<1:J>可以经由传输地址、命令和数据中的至少一组的线路来传输。可选地，第一命令/地址信号至第N命令/地址信号CA<1:N>和第一外部数据至第J外部数据DQ<1:J>可以经由一个线路来顺序地传输。第一命令/地址信号至第N命令/地址信号CA<1:N>的比特位数与第一外部数据至第J外部数据DQ<1:J>的比特位数可以根据实施例而被不同地设置。第一命令/地址信号至第N命令/地址信号CA<1:N>的数字“N”和第一外部数据至第J外部数据DQ<1:J>的数字“J”可以被设置为自然数。命令处理电路10可以对第一命令/地址信号至第N命令/地址信号CA<1:N>进行解码以产生激活信号ACT、写入信号WT、读取信号RD、预充电信号PCG和刷新信号REF。命令处理电路10可以响应于刷新信号REF而产生顺序地计数的第一刷新地址至第M刷新地址REF_ADD<1:M>和第一校正地址至第K校正地址ECC_ADD<1:K>。激活信号ACT可以被设置为在写入操作、读取操作和刷新操作中被第一命令/地址信号至第N命令/地址信号CA<1:N>使能。写入信号WT可以被设置为在写入操作中被第一命令/地址信号至第N命令/地址信号CA<1:N>使能。读取信号RD可以被设置为在读取操作中被第一命令/地址信号至第N命令/地址信号CA<1:N>使能。刷新信号REF可以被设置为在刷新操作中被第一命令/地址信号至第N命令/地址信号CA<1:N>使能。预充电信号PCG可以被设置为在从写入操作、读取操作或刷新操作开始的时间点经过预定时间之后被使能。第一刷新地址至第M刷新地址REF_ADD<1:M>的比特位数与第一校正地址至第K校正地址ECC_ADD<1:K>的比特位数可以根据实施例而被不同地设置。第一刷新地址至第M刷新地址REF_ADD<1:M>的数字“M”和第一校正地址至第K校正地址ECC_ADD<1:K>的数字“K”可以被设置为自然数。第一刷新地址至第M刷新地址REF_ADD<1:M>的数字“M”和第一校正地址至第K校正地址ECC_ADD<1:K>的数字“K”可以被设置为比第一命令/地址信号至第N命令/地址信号CA<1:N>的数字“N”小的自然数。存储体选择信号发生电路20可以产生响应于激活信号ACT、预充电信号PCG和刷新信号REF而被使能的存储体选择信号BS。虽然图1图示了存储体选择信号BS由单个信号线路来表示，但是本公开不局限于此。例如，如果存储区40包括多个存储体，则存储体选择信号BS可以包括用来选择存储区40中所包括的多个存储体中的任意一个存储体的多个存储体选择信号。地址发生电路30可以包括行地址发生电路31和列地址发生电路32。响应于写入信号WT和读取信号RD，行地址发生电路31可以对第一命令/地址信本文档来自技高网...

【技术保护点】
一种半导体系统，包括：第一半导体器件，被配置为输出命令/地址信号；以及第二半导体器件，被配置为在刷新操作期间的读取操作中根据命令/地址信号的组合来输出数据，被配置为从数据提取错误信息，以及被配置为在刷新操作期间的写入操作中使用错误信息来校正数据的错误，以将经校正的数据储存在第二半导体器件中以及将错误信息储存在第二半导体器件中。

【技术特征摘要】
2016.01.05 KR 10-2016-00012321.一种半导体系统，包括：第一半导体器件，被配置为输出命令/地址信号；以及第二半导体器件，被配置为在刷新操作期间的读取操作中根据命令/地址信号的组合来输出数据，被配置为从数据提取错误信息，以及被配置为在刷新操作期间的写入操作中使用错误信息来校正数据的错误，以将经校正的数据储存在第二半导体器件中以及将错误信息储存在第二半导体器件中。2.如权利要求1所述的系统，其中，错误信息是如下失效存储单元的位置信息：所述失效存储单元具有比正常存储单元的保持时间短的保持时间。3.如权利要求1所述的系统，其中，写入操作是恢复经校正的数据的操作，经校正的数据通过对在读取操作中输出的错误数据进行校正而获得。4.如权利要求1所述的系统，其中，第二半导体器件包括：命令处理电路，被配置为对命令/地址信号进行解码以产生激活信号、写入信号、读取信号、预充电信号和刷新信号，以及被配置为基于刷新信号来产生顺序地计数的刷新地址和校正地址；地址发生电路，被配置为在读取操作或写入操作中对命令/地址信号进行解码以产生行地址和列地址，以及被配置为在刷新操作中从刷新地址和校正地址产生行地址和列地址；以及存储区，被配置为在读取操作中提取根据行地址和列地址的组合而选中的存储单元中储存的数据的错误信息，被配置为校正数据的错误以将经校正的数据储存在其中，以及被配置为将错误信息储存在奇偶校验单元中。5.如权利要求4所述的系统，其中，预充电信号在从刷新信号被使能时的时间点开始的预定时间段之后被使能。6.如权利要求4所述的系统，其中，命令处理电路包括：命令解码器，被配置为对命令/地址信号进行解码以产生激活信号、刷新信号、内部预充电信号、内部写入信号和内部读取信号；延迟设置电路，被配置为延迟刷新信号以产生顺序地使能的刷新读取信号、刷新写入信号和刷新预充电信号；逻辑电路，被配置为如果内部预充电信号或刷新预充电信号被使能则产生预充电信号，被配置为如果内部写入信号或刷新写入信号被使能则产生写入信号，以及被配置为如果内部读取信号或刷新读取信号被使能则产生读取信号；以及控制电路，被配置为基于刷新信号来产生顺序地计数的刷新地址和校正地址。7.如权利要求6所述的系统，其中，延迟设置电路包括：第一延迟电路，被配置为将刷新信号延迟第一延迟时间，以基于刷新信号来产生刷新读取信号；第二延迟电路，被配置为将刷新读取信号延迟第二延迟时间，以基于刷新信号来产生刷新写入信号；以及第三延迟电路，被配置为将刷新写入信号延迟第三延迟时间，以基于刷新信号来产生刷新预充电信号。8.如权利要求6所述的系统，其中，控制电路包括：计数信号发生电路，被配置为产生计数信号，计数信号在从刷新信号被使能时的时间点开始的预定时间段之后被使能；计数器，被配置为基于计数信号来产生计数的刷新地址，以及被配置为产生计数控制信号，如果刷新地址的全部比特位被计数，则计数控制信号被使能；以及校正地址发生电路，被配置为基于计数控制信号来产生计数的校正地址。9.如权利要求8所述的系统，其中，校正地址发生电路被配置为基于计数控制信号来产生顺序地计数的校正地址。10.如权利要求4所述的系统，其中，地址发生电路包括：行地址发生电路，被配置为基于写入信号和读取信号，对命令/地址信号进行解码以产生行地址或者输出刷新地址作为行地址；以及列地址发生电路，被配置为基于写入信号和读取信号，对命令/地址信号进行解码以产生列地址或者输出校正地址作为列地址。11.如权利要求4所述的系统，其中，存储区包括：行控制电路，被配置为基于在刷新操作中被使能的存储体选择信号而根据行地址来选择性地激活字线中的一个字线；列控制电路，被配置为基于存储体选择信号而根据列地址来选择连接至被激活字线的存储单元，被配置为从存储单元中储存的数据提取错误信息，被配置为使用错误信息来校正数据的错误以将经校正的数据储存在存储单元中，以及被配置为将错误信息储存在奇偶校验单元中；以及单元阵列，被配置为包括连接至字线的存储单元和奇偶校验单元。12.如权利要求11所述的系统，其中，列控制电路包括：错误校正电路，被配置为基于读取信号来从连接至存储单元的存储体线上的数据提取错误信息，被配置为使用错误信息来校正数据的错误以将经校正的数据输出给全局线，被配置为基于写入信号而将具有被校正的错误的数据输出给存储体线，以及被配置为将错误信息输出给奇偶校验线；以及感测放大器，被配置为感测和放大连接至通过列地址而选中的存储单元的存储体线上的数据，以将放大的数据储存在感测放大器中，以及被配置为将奇偶校验线上的错误信息储存在通过列地址而选中的奇偶校验单元中。13.如权利要求12所述的系统，其中，错误校正电路包括：脉冲信号发生电路，被配置为基于写入信号产生写入脉冲信号以及基于读取信号产生读取脉冲信号；锁存电路，被配置为基于写入脉冲信号或读取脉冲信号来锁存存储体线上的数据以产生内部数据，以及基于读取脉冲信号来锁存奇偶校验线上的错误信息以产生奇偶校验信号；编码发生电路，被配置为感测内部数据的逻辑电平以产生包括错误信息的错误码和奇偶校验码，以及输出奇偶校验信号作为奇偶校验码；数据中继器，被配置为基于写入脉冲信号来将全局线上的数据输出给存储体线；以及奇偶校验中继器，被配置为基于写入脉冲信号来将奇偶校验码输出给奇偶校验线。14.一种半导体系统，包括：第一半导体器件，被配置为输出命令/地址信号；以及第二半导体器件，被配置为在第一刷新操作期间的读取操作中根据命令/地址信号的组合来输出数据，被配置为提取数据的错误信息以将错误信息储存在第二半导体器件中，以及被配置为在第二刷新操作期间的写入操作中根据错误信息来校正选中的存储单元中储存的数据的错误，以将经校正的数据储存在第二半导体器件中。15.如权利要求14所述的系统，...

【专利技术属性】
技术研发人员：金昌铉，李在真，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR