【技术实现步骤摘要】
半导体装置本申请是申请日为2011年12月29日、申请号为201180076035.8、专利技术名称为“半导体装置”的专利技术专利申请的分案申请。
本专利技术涉及具备在与存储器装置之间进行数据的输入输出的接口电路的半导体装置,特别涉及在与双倍数据速率(DDR:Doubledatarate)的同步存储器(SynchronousMemory)之间进行数据的输入输出的半导体装置。
技术介绍
作为以双倍数据速率进行数据的输入输出的同步存储器,已知例如DDR-SDRAM(SynchronousDynamicRandomAccessMemory,同步动态随机存取存储器)。DDR-SDRAM为了进行时钟同步方式的高速通信,输出数据信号和与其同步的选通信号。DDR-SDRAM输出的数据信号的边缘和选通信号的边缘一致。在接受从DDR-SDRAM输出了的数据信号以及选通信号的接口电路中,需要使所接收的选通信号延迟1/4周期量的延迟电路。通过使输入了的选通信号延迟1/4周期量(90度的相位量),能够在选通信号的上升沿边缘以及下降沿边缘这两者的定时取入数据信号。作为用于调整选通信号的延迟量的电路,例如,已知日本特开2008-311999号公报(专利文献1)记载的电路。该电路包括延迟量可变的可变延迟部、相位比较部、以及延迟控制部。相位比较部比较来自输入缓冲门的选通信号的相位和来自可变延迟部的延迟信号的相位。延迟控制部根据相位比较部的比较结果设定可变延迟部的延迟量。从上述接口电路供给DDR-SDRAM的动作时钟作为外部时钟。DDR-SDRAM与该外部时钟同步地进行数据的输入输出。因此 ...
【技术保护点】
一种半导体装置,具备接口电路,所述接口电路具备:缓冲器,配置为从外部存储器装置接收数据信号和选通信号;延迟电路,配置为延迟所接收的选通信号;以及数据检测电路,配置为在利用所述延迟电路延迟后的所述选通信号的边缘的定时,对所述数据信号进行采样,所述延迟电路具备:第1调整电路,包括多个延迟元件,并且配置为在多个阶段调整所述选通信号的延迟量,以及第2调整电路,与所述第1调整电路串联地连接,并且能够以比所述第1调整电路更细的精度调整所述选通信号的延迟量,以及所述第1调整电路进一步具备:旁通线,与所述多个延迟元件的一部分并联地连接,并且具有比与所述旁通线并联连接的一部分的延迟元件整体的延迟量小的延迟量,以及选择器,配置为选择以及输出通过了所述多个延迟元件的所述一部分的选通信号或者通过了与所述多个延迟元件的所述一部分并联连接的所述旁通线的选通信号。
【技术特征摘要】
1.一种半导体装置,具备接口电路,所述接口电路具备:缓冲器,配置为从外部存储器装置接收数据信号和选通信号;延迟电路,配置为延迟所接收的选通信号;以及数据检测电路,配置为在利用所述延迟电路延迟后的所述选通信号的边缘的定时,对所述数据信号进行采样,所述延迟电路具备:第1调整电路,包括多个延迟元件,并且配置为在多个阶段调整所述选通信号的延迟量,以及第2调整电路,与所述第1调整电路串联地连接,并且能够以比所述第1调整电路更细的精度调整所述选通信号的延迟量,以及所述第1调整电路进一步具备:旁通线,与所述多个延迟元件的一部分并联地连接,并且具有比与所述旁通线并联连接的一部分的延迟元件整体的延迟量小的延迟量,以及选择器,配置为选择以及输出通过了所述多个延迟元件的所述一部分的选通信号或者通过了与所述多个延迟元件的所述一部分并联连接的所述旁通线的选通信号。2.根据权利要求1所述的半导体装置,进一步具备时钟生成器,所述时钟生成器配置为生成具有所设定的频率的时钟信号,其中所述接口电路被配置为根据所述时钟信号,向所述外部存储器装置供给动作时钟,并且所述第1调整电路被配置为按照与所述时钟信号的所设定的频率对应的多个阶段,调整所述选通信号的延迟量。3.根据权利要求1所述的半导体装置,其中所述选择器被配置为根据所述接口电路的动作模式选择通过了所述多个延迟元件的所述一部分的选通信号或者通过了与所述多个延迟元件的所述一部分并联连接的所述旁通线的选通信号。4.根据权利要求1所述的半导体装置,其中在所述第1调整电路中设置的所述多个延迟元件彼此串联连接,并被划分为分别包括多个延迟元件的第1个块至第M个块这M个块,以及所述旁通线与所述M个块中的至少一个块并联连接。5.根据权利要求1所述的半导体装置,其中在所述第1调整电路中设置的所述多个延迟元件彼此串联连接,并被划分为分别包括多个延迟元件的第1个块至第M个块这M个块,所述旁通线与所述M个块中的至少一个块并联连接,并且为所述M个块中的每个块设置所述选择器,并且所述选择器配置为选择通过对应的所述M个块中的第i个块的选通信号或通过与所述M个块中的所述第i个块并联连接的旁通线的选通信号,其中i是1到M之间的一个整数。6.根据权利要求5所述的半导体装置,进一步具备时钟生成器,所述时钟生成器被配置为生成具有所设定的频率的时钟信号,其中所述接口电路配置为根据所述时钟信号,向所述的外部存储器装置供给动作时钟,并且所述第1调整电路进一步具备选择电路,所述选择电路配置为根据所述时钟信号的所设定的频率选择与相应的M个块对应的选择器的输出中的一个。7.根据权利要求6所述的半导体装置,进一步具备:中央处理单元,配置为设定所述时钟信号的...
【专利技术属性】
技术研发人员:饭岛正章,出口光宏,
申请(专利权)人:瑞萨电子株式会社,
类型:发明
国别省市:日本,JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。