半导体装置及其制造方法制造方法及图纸

一种半导体装置及其制造方法被揭露。半导体装置包括一基板、于基板之上的一隔离结构、于基板之上且突出于隔离结构的二鳍片以及于二鳍片上的一磊晶特征。磊晶特征包括二下部与一上部。二下部分别位于二鳍片上。上部位于二下部上，且连接二下部。上部具有与二下部不同的掺杂浓度。上部的一顶表面实质上平坦。

【技术实现步骤摘要】
半导体装置及其制造方法
本揭露是关于一种半导体装置及其制造方法。
技术介绍
半导体集成电路(Integratedcircuit；IC)产业历经了快速的成长。集成电路材料及设计的技术进步已生产许多世代的IC，且每一世代都较前一代具有较小及更复杂的电路。在集成电路的演化中，功能密度(即每个晶片面积中交联装置的数目)普遍随着几何尺寸(即一次制程所能创造最小的组件(或线))的减小而增加。尺寸的缩小提供了诸多好处，例如产品效能以及降低成本。而尺寸的缩小亦增加了制程及生产的复杂性。举例而言，随着半导体装置尺寸逐渐缩小，已采用磊晶(epi)半导体材料实现应变源/漏极(source/drain；S/D)特征(即应力源区域)，以增强载子迁移率并改善装置性能。形成具有应力源区域的金氧半导体场效晶体管通常会磊晶成长硅(Si)以形成用于n型装置的凸起源/漏极特征，并且磊晶成长锗化硅，以形成用于p型装置的凸起源/漏极特征。针对这些源/漏极特征的形状、配置和材料的各种技术已经被实现，以进一步改善晶体管的装置性能。尽管现有源/漏极的形成方法已普遍足以达成预期的目标，然而这些装置与方法却无法完全满足各方面的所有需求。举例而言，随着晶体管的尺寸缩小，源/漏极的接触电阻已经成为电路性能中日益突出的因素。因此，具有降低的源/漏极接触电阻以令其能致使降低的功率消耗和更快的电路速度是被期待的。
技术实现思路
本揭露的一实施例的半导体装置包括一基板；于基板之上的一隔离结构；于基板之上且突出于隔离结构的二鳍片；以及于二鳍片上的一磊晶特征。磊晶特征包括二下部与一上部。二下部分别位于二鳍片上。上部位于二下部上。上部具有不同于二下部的掺杂浓度。上部的一表面实质上平坦。本揭露的另一实施例包括一半导体装置包括一基板；于基板之上的一隔离结构；于基板之上且突出于隔离结构的二鳍片；以及于二鳍片上的一磊晶特征。磊晶特征包括二下部与一上部。二下部分别位于二鳍片上。上部位于二下部上，且物性连接二下部。上部的一顶表面实质上平坦，且实质上与基板的一顶表面平行。上部与二下部具有同型的掺杂剂，但有不同的掺杂浓度。本揭露的又一实施例包括一种制造半导体装置的方法。提供一基板、一于基板之上的隔离结构，以及从基板延伸并穿过隔离结构的至少二鳍片。方法还包括蚀刻此至少二鳍片，从而形成至少两个沟槽。方法还包括在第一成长条件下于至少两个沟槽中成长第一磊晶特征，并在第一磊晶特征上成长第二磊晶特征。在第二磊晶特征达到目标临界尺寸之后，方法还包括在不同于第一成长条件的第二成长条件下成长第二磊晶特征。附图说明阅读以下详细叙述并搭配对应的附图，可了解本揭露的多个态样。应注意，根据业界中的标准做法，多个特征并非按比例绘制。事实上，多个特征的尺寸可任意增加或减少以利于讨论的清晰性。图1A、图1B、图1C与图1D绘示了依据本揭露的各方面构建的不同实施例的半导体装置；图2绘示了依据本揭露的各方面构建的形成半导体装置的方法的方块图；图3绘示了依据图2实施例的方法在制造的中间步骤中的半导体装置的透视图。图4A、图4B、图4C、图5A、图5B、图5C、图6A、图6B、图7A、图7B、图8A、图8B、图9A、图9B、图10与图11绘示了依据部分实施例根据图2的方法所形成的目标半导体装置的截面图。具体实施方式以下揭露提供众多不同的实施例或范例，用于实施本案提供的主要内容的不同特征。下文描述一特定范例的组件及配置以简化本揭露。当然，此范例仅为示意性，且并不拟定限制。举例而言，以下描述“第一特征形成在第二特征的上方或之上”，于实施例中可包括第一特征与第二特征直接接触，且亦可包括在第一特征与第二特征之间形成额外特征使得第一特征及第二特征无直接接触。此外，本揭露可在各范例中重复使用元件符号及/或字母。此重复的目的在于简化及厘清，且其自身并不规定所讨论的各实施例及/或配置之间的关系。并且，为使说明简化及明确，不同特征亦将任意地以不同尺度绘制。此外，空间相对术语，诸如“下方(beneath)”、“以下(below)”、“下部(lower)”、“上方(above)”、“上部(upper)”等等在本文中用于简化描述，以描述如附图中所图示的一个元件或特征结构与另一元件或特征结构的关系。除了描绘图示的方位外，空间相对术语也包含元件在使用中或操作下的不同方位。举例而言，如果在附图中的装置被翻转，则被描述为“下方(beneath)”或“以下(below)”的其它元件或特征将会被转向为“上方(above)”的其它元件或特征。因此，示例性术语“以下(below)”可以包含上方和下方的方位。此装置可以其他方式定向(旋转90度或处于其他方位上)，而本案中使用的空间相对描述词可相应地进行解释。本揭露的各种实施例一般涉及了半导体装置及其形成方法。更具体而言，本揭露是关于在包括具有鳍状通道的场效晶体管(鳍状场效晶体管)的场效晶体管中形成凸起源/漏极特征。在部分实施例中，本揭露提供自多个磊晶特征合并的凸起源/漏极特征，且凸起源/漏极特征各提供一实质上平顶表面。此平坦的顶表面提供比多个并极的个别磊晶特征更大的接触面积。当源/漏极接点形成在凸起源/漏极特征上时，因着大的接触面积，平坦的顶表面有助于减小源/漏极接点的相应电阻。图1A绘示了依据本揭露的各方面构建的不同实施例的半导体装置100。半导体装置100可以是集成电路的制程中所制造出的中介装置或其中的一部分，其可包括静态随机存取记忆体(staticrandomaccessmemory；SRAM)及/或其它逻辑电路，被动元件如电阻器、电容器和电感器，以及主动元件如p型场效晶体管(PFETs)、n型场效晶体管(NFETs)、鳍状场效晶体管、金氧半导体场效晶体管(metal-oxidesemiconductorfieldeffecttransistor；MOSFET)、互补金氧半导体(complementarymetal-oxidesemiconductor；CMOS)晶体管、双极型晶体管、高电压晶体管、高频晶体管、其它记忆元件及其组合。此外，各种实施例中的各种特征，包括晶体管、鳍片、栅极堆叠、装置区域以及其它特征，是被提供来用于简化与易于理解，且并不会对这些实施例中超出具体权利范围的任何装置的类型、任何装置的数量、任何区域的数量或者任何结构或区域的配置做出必要的限制。举例而言，相同的专利技术概念可以用于制造平面场效晶体管(field-effecttransistor；FET)装置和多栅极场效晶体管装置。请参照图1A，在本实施例中，半导体装置100包括一基板102、于基板102之上的隔离结构104以及于基板102之上且突出于隔离结构104的两个或多个鳍片106(图1A中所示的为两个)。此外，在本实施例中，半导体装置100包括磊晶特征122，其包括上部122U以及两个或更多的下部122L(图1A中所示的为两个)。下部122L设置在相应的鳍片106上方，并且至少部分被鳍状侧壁介电层110环绕。在本实施例中，沿着z方向(一鳍片高度方向)，下部122L低于鳍状侧壁介电层110。下部122L通过上部122U而彼此物性连接。上部122U提供实质上平坦的顶表面124。在一实施例中，顶表面124实质上平行于基板102的顶表面1本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于，包括：一基板；一隔离结构，于所述基板之上；二鳍片，于所述基板之上，且突出于所述隔离结构；以及一磊晶特征，于所述二鳍片上，其中：所述磊晶特征包括二下部与一上部；所述二下部分别位于所述二鳍片上；所述上部位于所述二下部上；所述上部具有不同于所述二下部的掺杂浓度；以及所述上部的一顶表面实质上平坦。

【技术特征摘要】
2015.12.29 US 62/272,369;2016.09.27 US 15/277,4781.一种半导体装置，其特征在于，包括：一基板；一隔离结构，于所述基板之上；二鳍片，于所述基板之上，且突出于所述隔离结构；以及一磊晶特征，于所述二鳍片上，其中：所述磊晶特征包括二下部与一上部；所述二下部分别位于所述二鳍片上；所述上部位于所述二下部上；所述上部具有不同于所述二下部的掺杂浓度；以及所述上部的一顶表面实质上平坦。2.根据权利要求1所述的半导体装置，其特征在于，所述上部沿着一鳍片宽度方向的一第一尺寸大于所述上部沿着一鳍片高度方向的一第二尺寸。3.根据权利要求1所述的半导体装置，其特征在于，所述上部沿着所述鳍片宽度方向延伸超过所述二下部，并且所述上部到所述二下部的左侧和右侧的延伸部具有不同的厚度。4.根据权利要求1所述的半导体装置，其特征在于，还包括一于所述顶表面的磊晶特征上的接触特征，且其电性连接至所述磊晶特征。5.根据权利要求4所述的半导体装置，其特征在于，还包括：一第三鳍片于所述基板之上，且突出于所述隔离结构；以及另一磊晶特征，于所述第三鳍片上，其中：所述磊晶特征与所述另一磊晶特征包括不同的半导体材料；以及所述接触特征位于所述另一磊晶特征的一表面上，且电性连接至所述另一磊晶特征。6.一种半导体装置，其特征在于，包括：一基板...

【专利技术属性】
技术研发人员：李宜静，周立维，游明华，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71