半导体器件及其制造方法、存储单元和电子设备技术

一种半导体器件包括：衬底，包括沟槽；栅电介质层，形成在沟槽的表面之上；栅电极，位于沟槽中、比衬底的上表面低的水平处，并且包括第一掩埋部分和在第一掩埋部分之上的第二掩埋部分；以及第一掺杂区和第二掺杂区，它们形成在衬底中、栅电极的两侧上，并且与第二掩埋部分重叠，其中，第一掩埋部分包括具有第一功函数的第一阻障，而第二掩埋部分包括具有比第一功函数低的第二功函数的第二阻障。

【技术实现步骤摘要】
半导体器件及其制造方法、存储单元和电子设备相关申请的交叉引用本申请要求于2015年10月28日提交的申请号为10-2015-0150128的韩国专利申请的优先权，其全部内容通过引用合并于此。
示例性实施方案涉及半导体器件，更具体地，涉及具有掩埋栅结构的半导体器件及其制造方法、包括具有掩埋栅结构的半导体器件的存储单元以及包括具有掩埋栅结构的半导体器件的电子设备。
技术介绍
金属栅电极应用于高性能的晶体管。具体地，在掩埋栅型晶体管中，阈值电压的控制需要高性能的操作。此外，栅致漏极泄漏(GIDL)特征对掩埋栅型晶体管的性能产生实质的影响。
技术实现思路
各种实施例针对能够调整阈值电压的掩埋栅结构及其制造方法。各种实施例针对能够改善栅致漏极泄漏(GIDL)的半导体器件及其制造方法。各种实施例针对能够提高刷新特性的存储单元。各种实施例针对具有改善性能的电子设备。在一个实施例中，半导体器件可以包括：衬底，包括沟槽；栅电介质层，形成在沟槽的表面之上；栅电极，位于沟槽中，并且在比衬底的上表面低的水平处，其中，栅电极包括第一掩埋部分和第二掩埋部分，其中，第二掩埋部分形成在第一掩埋部分之间；以及第一掺杂区和第二掺杂区，它们形成在衬底中，并且在栅电极的第一侧和第二侧之上，其中，第一掺杂区和第二掺杂区中的每个与第二掩埋部分重叠，其中，第一掩埋部分包括具有第一功函数的第一阻障，其中，第二掩埋部分包括具有第二功函数的第二阻障，以及其中，第二功函数低于第一功函数。第一阻障具有比硅的中间能隙功函数高的功函数，以及其中，第二阻障具有比硅的中间能隙功函数低的功函数。第一阻障可以包括具有20at％或者更少的硅的金属硅氮化物，而第二阻障可以包括具有30at％或者更多的硅的金属硅氮化物。第一阻障包括具有20at％或者更少的硅的钛硅氮化物，而其中第二阻障可以包括具有30at％或者更多的硅的钛硅氮化物。第一阻障可以包括具有20at％或者更少的硅的钽硅氮化物，而其中第二阻障可以包括具有30at％或者更多的硅的钽硅氮化物。第一掩埋部分还可以包括第一电极，其中，第一电极可以包括含金属材料，以及其中，第一阻障位于第一电极与栅电介质层之间。第二掩埋部分还可以包括第二电极，其中，第二电极可以包括含金属材料或者N型掺杂多晶硅，以及其中，第二阻障位于第二电极与栅电介质层之间。半导体器件还可以包括第一功函数调整内衬，所述第一功函数调整内衬位于第一掩埋部分与栅电介质层之间。第一功函数调整内衬可以包括产生偶极以使第一掩埋部分的第一功函数增加并且可以高于第一功函数的材料。第一功函数调整内衬可以包括第一金属氧化物，并且第一金属氧化物的氧原子的面密度可以比栅电介质层的氧原子的面密度高。栅电介质层可以包括氧化硅，而第一功函数调整内衬可以包括氧化铝。栅电介质层可以包括氧化硅，而第一功函数调整内衬可以包括氧化钛、氧化铪、氧化锆、氧化镁或者它们的组合。半导体器件还可以包括第二功函数调整内衬，所述第二功函数调整内衬位于第二掩埋部分与栅电介质层之间。第二功函数调整内衬可以包括第二金属氧化物，并且第二金属氧化物的氧原子的面密度可以比栅电介质层的氧原子的面密度低。栅电介质层可以包括氧化硅，而第二功函数调整内衬可以包括氧化钇、氧化镧、氧化锗、氧化镥、氧化锶或者它们的组合。在一个实施例中，一种用于制造半导体器件的方法可以包括：在半导体衬底中形成沟槽；在沟槽的底表面和侧壁之上形成栅电介质层；形成填充沟槽并且设置在栅电介质层之上的栅电极，其中，栅电极的上表面可以位于比半导体衬底的上表面低的水平处；以及在半导体衬底中并且在栅电极的第一侧和第二侧之上形成掺杂区，栅电极的形成可以包括：形成第一掩埋部分，其中，第一掩埋部分包括具有第一硅含量的第一阻障；以及在第一掩埋部分之上形成第二掩埋部分，其中，第二掩埋部分包括具有第二硅含量的第二阻障。第一硅含量可以高于第二硅含量。第一阻障可以包括具有比硅的中间能隙功函数高的功函数的材料，而第二阻障可以包括具有比硅的中间能隙功函数低的功函数的材料。第一阻障可以包括包含20at％或者更少的硅的钛硅氮化物，而第二阻障可以包括包含30at％或者更多的硅的钛硅氮化物。第一阻障可以包括包含20at％或者更少的硅的钽硅氮化物，而第二阻障可以包括包含30at％或者更多的硅的钽硅氮化物。所述方法还可以包括：在栅电介质层与第一阻障之间形成第一功函数调整内衬。第一功函数调整内衬可以包括第一金属氧化物，并且第一金属氧化物的氧原子的面密度可以比栅电介质层的氧原子的面密度高。栅电介质层可以包括氧化硅，而第一功函数调整内衬可以包括氧化铝、氧化钛、氧化铪、氧化锆、氧化镁或者它们的组合。所述方法还可以包括：在第二阻障与栅电介质层之间形成第二功函数调整内衬。第二功函数调整内衬可以包括第二金属氧化物，并且第二金属氧化物的氧原子的面密度可以比栅电介质层的氧原子的面密度低。栅电介质层可以包括氧化硅，而第二功函数调整内衬包括氧化钇、氧化镧、氧化锗、氧化镥、氧化锶或者它们的组合。附图说明图1为图示了根据第一实施例的半导体器件的示例的视图。图2A为图示了根据第一实施例的修改的半导体器件的示例的视图。图2B为沿着图2A中的线A-A'截取的截面图。图3为图示了根据第二实施例的半导体器件的示例的视图。图4为图示了根据第三实施例的半导体器件的示例的视图。图5A为图示了根据第四实施例的半导体器件的示例的视图。图5B和图5C为图示了根据第四实施例的修改的半导体器件的示例的视图。图6A至图6F为图示了用于制造根据第一实施例的半导体器件的方法的示例。图7A至图7E为图示了用于形成根据第二实施例的半导体器件的方法的示例。图8A至图8E为图示了用于形成根据第三实施例的半导体器件的方法的示例。图9为包括根据实施例的半导体器件的存储单元的示例。具体实施方式以下将参照附图来更具体地描述各种实施例。然而，本专利技术可以采用不同的方式实施，而不应解释为限制于本文所列的实施例。确切地说，提供这些实施例，以使得本专利技术充分与完整，并向本领域技术人员充分传达本专利技术的范围。在本专利技术中，相同的附图标记在本专利技术的各个附图和实施例中表示相似的部件。附图并非必须按比例绘制，并且在一些情况下，可以夸大比例以清楚地图示实施例的特征。当第一层被称为在第二层“上”或者在衬底“上”时，其不仅可以涉及第一层直接形成在第二层或衬底上的情况，还可以涉及在第一层与第二层之间或者第一层与衬底之间存在第三层的情况。在下文中，在实施例中，阈值电压(Vt)取决于平带电压。平带电压取决于功函数。功函数可以通过各种方法来设计。例如，功函数可以通过栅电极的材料、栅电极与沟道之间的材料等来调整。通过增大或减小功函数，可以使平带电压偏移。高功函数可以使平带电压沿正方向偏移，而低功函数可以使平带电压沿负方向偏移。通过如上所述的使平带电压偏移，能够调整阈值电压。在实施例中，即使降低沟道集中度或者省去沟道掺杂，也会通过使平带电压偏移来调整阈值电压。可以通过具有高功函数的导电阻障来使平带电压偏移。图1为图示了根据第一实施例的半导体器件的示例的视图。参见图1，半导体器件100可以包括掩埋栅结构100G、第一掺杂区110和第二掺杂区111。隔离层102和有源区104可以形成在衬底101中。第一掺杂区11本文档来自技高网...

【技术保护点】
一种半导体器件，包括：衬底，包括沟槽；栅电介质层，形成在沟槽的表面之上；栅电极，位于沟槽中并且在比衬底的上表面低的水平处，其中，栅电极包括第一掩埋部分和第二掩埋部分，其中，第二掩埋部分形成在第一掩埋部分之上；以及第一掺杂区和第二掺杂区，它们形成在衬底中并且在栅电极的第一侧和第二侧之上，其中，第一掺杂区和第二掺杂区中的每个与第二掩埋部分重叠，其中，第一掩埋部分包括具有第一功函数的第一阻障，其中，第二掩埋部分包括具有第二功函数的第二阻障，以及其中，第二功函数低于第一功函数。

【技术特征摘要】
2015.10.28 KR 10-2015-01501281.一种半导体器件，包括：衬底，包括沟槽；栅电介质层，形成在沟槽的表面之上；栅电极，位于沟槽中并且在比衬底的上表面低的水平处，其中，栅电极包括第一掩埋部分和第二掩埋部分，其中，第二掩埋部分形成在第一掩埋部分之上；以及第一掺杂区和第二掺杂区，它们形成在衬底中并且在栅电极的第一侧和第二侧之上，其中，第一掺杂区和第二掺杂区中的每个与第二掩埋部分重叠，其中，第一掩埋部分包括具有第一功函数的第一阻障，其中，第二掩埋部分包括具有第二功函数的第二阻障，以及其中，第二功函数低于第一功函数。2.根据权利要求1所述的半导体器件，其中，第一阻障具有比硅的中间能隙功函数高的功函数，以及其中，第二阻障具有比硅的中间能隙功函数低的功函数。3.根据权利要求1所述的半导体器件，其中，第一阻障包括具有20at％或者更少的硅的金属硅氮化物，以及其中，第二阻障包括具有30at％或者更多的硅的金属硅氮化物。4.根据权利要求1所述的半导体器件，其中，第一阻障包括具有20at％或者更少的硅的钛硅氮化物，以及其中，第二阻障包括具有30at％或者更多的硅的钛硅氮化物。5.根据权利要求1所述的半导体器件，其中，第一阻障包括具有20at％或者更少的硅的钽硅氮化物，以及其中，第二阻障包括具有30at％或者更多的硅的钽硅氮化物。6.根据权利要求1所述的半导体器件，其中，第一掩埋部分还包括第一电极，其中，第一电极包括含金属材料，以及其中，第一阻障位于第一电极与栅电介质层之间。7.根据权利要求1所述的半导体器件，其中，第二掩埋部分还包括第二电极，其中，第二电极包括含金属材料或者N型掺杂多晶硅，以及其中，第二阻障位于第二电极与栅电介质层之间。8.根据权利要求1所述的半导体器件，还包括：第一功函数调整内衬，位于第一掩埋部分与栅电介质层之间。9.根据权利要求8所述的半导体器件，其中，第一功函数调整内衬包括产生偶极以使第一掩埋部分的第一功函数增加并且高于第一功函数的材料。10.根据权利要求8所述的半导体器件，其中，第一功函数调整内衬包括第一金属氧化物，以及其中，第一金属氧化物的氧原子的面密度高于栅电介质层的氧原子的面密度。11.根据权利要求8所述的半导体器件，其中，栅电介质层包括氧化硅，以及其中，第一功函数调整内衬包括氧化铝。12.根据权利要求8所述的半导体器件，其中，栅电介质层包括氧化硅，以及其中，第一功函数调整内衬包括氧化钛、氧化铪、氧化锆、氧化镁或者它们的组合。13.根据权利要求8所述的半导体器件，还包括：第二功函数调整内衬，位于第二掩埋部分与栅电介质层之间。14.根据...

【专利技术属性】
技术研发人员：姜东均，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR