半导体器件以及形成场效应晶体管的方法技术

半导体器件包括具有第一半导体材料的鳍。鳍包括源极/漏极(S/D)区域和沟道区域。S/D区域提供顶面和两个侧壁表面。S/D区域的宽度小于沟道区域的宽度。半导体器件还包括在S/D区域上方且具有掺杂的第二半导体材料的半导体膜。半导体膜提供分别地基本上平行于S/D区域的顶面和两个侧壁表面的顶面和两个侧壁表面。半导体器件还包括半导体膜的顶面和两个侧壁表面上方的且用于与S/D区域电通信的金属接触件。本发明专利技术的实施例还涉及形成场效应晶体管的方法。

【技术实现步骤摘要】
半导体器件以及形成场效应晶体管的方法
本专利技术的实施例涉及半导体器件以及形成场效应晶体管的方法。
技术介绍
半导体集成电路(IC)产业经历了指数增长。IC材料和设计的技术进步产生了多代IC，其中，每一代都具有比前一代更小且更复杂的电路。在IC发展过程中，功能密度(即每芯片面积上互连器件的数量)通常增大了而几何尺寸(即，使用制造工艺可以做出的最小的元件(或线))减小了。这种按比例缩小工艺通常通过增加产量效率和降低相关成本来提供很多益处。这种按比例缩小工艺也增大了加工和制造IC的复杂度。例如，与在短沟道晶体管中的传统平面FET相比，诸如鳍式场效应晶体管(FinFET)的多栅极场效应晶体管(FET)已经得到发展以用于更好的栅极可控性。多栅极FinFET的实例包括双栅极FET、三栅极FFET、欧米茄栅极FET和全环栅(或环绕栅)FET。期望多栅极FET将半导体工艺技术缩放为超出传统块状金属氧化物半导体FET(MOSFET)技术的限制。然而，由于晶体管器件结构按比例缩小并成为三维，晶体管接触电阻表现出对器件性能增加的影响。因此，具有减小接触电阻的新接触结构是所期望的。
技术实现思路
本专利技术的实施例提供了一种半导体器件，包括：鳍，具有第一半导体材料，所述鳍具有源极/漏极(S/D)区域和沟道区域，所述源极/漏极区域提供顶面和两个侧壁表面，其中，所述源极/漏极区域的宽度小于所述沟道区域的宽度；半导体膜，位于所述源极/漏极区域上方且具有掺杂的第二半导体材料，所述半导体膜的顶面和两个侧壁表面分别地平行于所述源极/漏极区域的顶面和两个侧壁表面；以及金属接触件，位于所述半导体膜的顶面和两个侧壁表面上方且用于与所述源极/漏极区域电通信。本专利技术的另一实施例提供了一种形成场效应晶体管(FET)的方法，包括：提供鳍，其中，所述鳍包括第一半导体材料并且具有用于所述场效应晶体管的源极区域、沟道区域和漏极区域；在所述沟道区域上方形成栅极堆叠件；修整所述鳍以减小在所述源极区域和所述漏极区域中的所述鳍的宽度；在所述源极区域和所述漏极区域上方形成半导体膜，其中，所述半导体膜包括掺杂的第二半导体材料且共形于所述鳍；以及在所述半导体膜上方沉积金属，其中，所述金属用于与所述源极区域和所述漏极区域电通信。本专利技术的又一实施例提供了一种形成场效应晶体管(FET)的方法，包括：提供鳍，其中，所述鳍包括第一半导体材料并且具有用于所述场效应晶体管的源极区域、沟道区域和漏极区域；在所述沟道区域上方形成伪栅极堆叠件；在所述伪栅极堆叠件的侧壁上方形成栅极间隔件；修整所述鳍以减小在所述源极区域和所述漏极区域中的所述鳍的宽度；在所述源极区域和所述漏极区域上方形成半导体膜，其中，所述半导体膜包括掺杂的第二半导体材料且共形于所述鳍；实施置换栅极工艺，从而用金属栅极置换所述伪栅极堆叠件；形成接触孔以暴露所述半导体膜的顶面的部分和两个侧壁表面的部分；以及在所述接触孔中沉积金属。附图说明当结合附图进行阅读时，根据下面详细的描述可以更好地理解本专利技术的实施例。应该强调的是，根据工业中的标准实践，对各种部件没有按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或缩小。图1A至图1B是根据本专利技术的各个方面构造的半导体器件的立体图和截面图。图2示出了根据一些实施例的制造图1A和图1B的半导体器件的方法的流程图。图3、图4、图5、图6、图7A、图8、图9和图10是根据一些实施例的根据图2的方法形成半导体器件的立体图。图7B、图7C和图7D是根据一些实施例的图7A的半导体器件的截面图。图11、图12、图13和图14是根据一些实施例的根据图2的方法形成半导体器件的截面图。具体实施方式以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件形成为直接接触的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以便于描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而在此使用的空间相对描述符可以同样地作相应的解释。本专利技术大体地涉及半导体器件，且更具体地涉及具有包括共形源极和漏极(S/D)接触件的多栅极FET的半导体器件。多栅极FinFET的实例包括双栅极FET、三栅极FET、欧米茄栅极FET和全环栅(GAA)FET。此外，GAAFET可以包括一个或多个纳米线沟道、条形沟道或其他合适的沟道结构。本专利技术的目的是为多栅极晶体管提供新的S/D接触结构以减少S/D接触电阻。在实施例中，S/D接触件和下面的半导体鳍之间的界面相对于下面的鳍的形状具有基本上共形的轮廓。换言之，S/D接触件有效地覆盖下面的鳍的至少顶面和两个侧壁表面。这样的结构在S/D接触件和下面的鳍之间提供增加的界面面积，从而与常规的S/D接触件相比减少了S/D接触电阻。图1A和图1B示出了根据本专利技术的各个方面构造的具有这样共形的S/D接触结构的半导体器件100。特别地，图1A是器件100的立体图且图1B是沿图1A的“1—1”线的器件100的截面图。如图所示，器件100是多栅极FinFET器件。此外，器件100可以是在集成电路(IC)或其部分的处理期间制造的中间器件，中间器件可以包括静态随机存取存储器(SRAM)和/或其他逻辑电路，诸如电阻器、电容器和电感器的无源组件，以及诸如p型FET、n型FET、金属氧化物半导体场效应晶体管(MOSFET)、互补金属氧化物半导体(CMOS)晶体管、双极晶体管、高压晶体管、高频晶体管、其他存储单元和它们的组合的有源组件。共同地参照图1A和图1B，器件100包括衬底102、衬底102上方的隔离结构103以及从衬底102(沿“z”方向)向上突出且在隔离结构103之上的多个鳍104。器件100还包括栅极堆叠件110和在栅极堆叠件110的侧壁上的栅极间隔件112。栅极堆叠件110在鳍104的三侧上接合每个鳍104，形成多栅极表面(此后使用术语“多栅极”器件100)。尽管图1A和图1B显示了器件100中的六个鳍，这不是限制。在实施例中，器件100可以包括一个鳍或任何数量的鳍。栅极堆叠件110在器件100的沟道区域(未示出)处接合各自的鳍104。鳍104还在栅极堆叠件110的相对侧上提供器件100的源极和漏极(S/D)区域。器件100还包括用于与鳍104中的S/D区域电通信的S/D接触件116。器件100还包括多个半导体膜106。每个膜106覆盖各自鳍104的S/D区域。膜106基本上与鳍104的形状共形。在本文中使用的术语“基本上共形”意味着膜106的顶面基本上平行本文档来自技高网...

【技术保护点】
一种半导体器件，包括：鳍，具有第一半导体材料，所述鳍具有源极/漏极(S/D)区域和沟道区域，所述源极/漏极区域提供顶面和两个侧壁表面，其中，所述源极/漏极区域的宽度小于所述沟道区域的宽度；半导体膜，位于所述源极/漏极区域上方且具有掺杂的第二半导体材料，所述半导体膜的顶面和两个侧壁表面分别地平行于所述源极/漏极区域的顶面和两个侧壁表面；以及金属接触件，位于所述半导体膜的顶面和两个侧壁表面上方且用于与所述源极/漏极区域电通信。

【技术特征摘要】
2015.12.30 US 14/985,2031.一种半导体器件，包括：鳍，具有第一半导体材料，所述鳍具有源极/漏极(S/D)区域和沟道区域，所述源极/漏极区域提供顶面和两个侧壁表面，其中，所述源极/漏极区域的宽度小于所述沟道区域的宽度；半导体膜，位于所述源极/漏极区域上方且具有掺杂的第二半导体材料，所述半导体膜的顶面和两个侧壁表面分别地平行于所述源极/漏极区域的顶面和两个侧壁表面；以及金属接触件，位于所述半导体膜的顶面和两个侧壁表面上方且用于与所述源极/漏极区域电通信。2.根据权利要求1所述的半导体器件，还包括位于所述半导体膜和所述金属接触件之间的导电层，其中，所述导电层是所述掺杂的第二半导体材料的金属化。3.根据权利要求1所述的半导体器件，还包括：位于所述半导体膜和所述金属接触件之间的介电层。4.根据权利要求1所述的半导体器件，其中，所述半导体膜的两个侧壁表面的每个垂直于所述半导体膜的顶面。5.根据权利要求1所述的半导体器件，其中，所述半导体膜的两个侧壁表面的每个通过所述半导体膜的各自中间表面连接至所述半导体膜的顶面。6.根据权利要求1所述的半导体器件，其中，所述第一半导体材料是硅或硅锗。7.根据权利要求1所述的半导体器件，其中，所述掺杂的第二半导体材料是下列中的一种：硼掺杂...

【专利技术属性】
技术研发人员：杨育佳，卡洛斯·H·迪亚兹，王志豪，叶凌彦，孙元成，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71