作为高压装置的栅极电介质的凹陷浅沟槽隔离制造方法及图纸

本发明专利技术涉及作为高压装置的栅极电介质的凹陷浅沟槽隔离。具体的，本发明专利技术揭示一种方法，其包含：形成延伸到半导体衬底中的隔离区；蚀刻所述隔离区的顶部部分，以在所述隔离区中形成凹陷部；和形成延伸到所述凹陷部中且与所述隔离区的下部分重叠的栅极堆叠。在所述栅极堆叠的相对侧上形成源极区和漏极区。所述栅极堆叠、所述源极区和所述漏极区为金属氧化物半导体装置MOS的部分。

【技术实现步骤摘要】
作为高压装置的栅极电介质的凹陷浅沟槽隔离
本专利技术涉及一种半导体元件和其制造方法。
技术介绍
高压金属氧化物半导体(HVMOS)装置广泛用于许多电气装置(例如中央处理单元(CPU)电源供应器、电力管理系统、AC/DC转换器等)中。HVMOS装置具有不同于中压金属氧化物半导体(MVMOS)装置和低压金属氧化物半导体(LVMOS)装置的结构。为维持在HVMOS装置的栅极与漏极之间施加的高压，HVMOS装置的栅极电介质比MVMOS装置的栅极电介质和LVMOS装置的栅极电介质厚。另外，高压阱区的掺杂浓度低于MVMOS装置和LVMOS装置的阱区的掺杂浓度以便维持更高的栅极-漏极电压。
技术实现思路
本专利技术的实施例具有一些有利特征。期望使HVMOS装置和LV/MV装置共享用于形成替换栅极的程序以便降低制造成本。然而，HVMOS装置具有厚栅极电介质，且因此HVMOS装置的栅极电介质的顶部表面可与LV/MVMOS装置的虚设栅极电极的顶部表面基本上等高，或甚至更高。因此，用于暴露LV/MVMOS装置的虚设栅极电极的平坦化可导致HVMOS装置的虚设栅极电极的完全移除。此意谓，对于HVMOS装置，无法通过共享用于形成LV/MVMOS装置的替换栅极的相同程序形成替换栅极。通过使STI区凹陷且在所述凹陷部中形成HVMOS装置的栅极电极，减小HVMOS装置与LV/MVMOS装置的顶部表面之间的高度差，且可在不完全移除HVMOS装置的虚设栅极电极的情况下执行平坦化。另外，根据本专利技术的实施例，STI区用作HVMOS装置的栅极电介质，且因此降低生产成本。根据本专利技术的一些实施例，一种方法包含：形成延伸到半导体衬底中的隔离区；蚀刻隔离区的顶部部分，以在隔离区中形成凹陷部；和形成延伸到凹陷部中且与隔离区的下部分重叠的栅极堆叠。在栅极堆叠的相对侧上形成源极区和漏极区。栅极堆叠、源极区和漏极区为MOS装置的部分。根据本专利技术的一些实施例，一种方法包含：形成从半导体衬底的顶部表面延伸到半导体衬底中的第一和第二STI区；和蚀刻第一STI区以形成从第一STI区的顶部表面延伸到第一STI区中的凹陷部。第一STI区包含位于凹陷部之下的下部分。所述方法进一步包含：形成与第一STI区的下部分重叠的第一栅极堆叠；形成在半导体衬底的顶部表面上方且与之接触的第二栅极堆叠；在第一栅极堆叠的相对侧上形成第一源极/漏极区；和在第二栅极堆叠的相对侧上形成第二源极/漏极区。第二源极/漏极区的一者与第二STI区的侧壁接触。在第一源极/漏极区和第二源极/漏极区上方形成ILD。执行平坦化以使第一栅极堆叠的顶部表面与第二栅极堆叠的顶部表面共面。根据本专利技术的一些实施例，一种集成电路结构包含半导体衬底。HVMOS装置包含具有低于半导体衬底的顶部表面的部分的栅极电介质。栅极电极在所述栅极电介质上方，其中栅极电极具有低于半导体衬底的顶部表面的部分。源极区和漏极区在栅极电介质的相对侧上。附图说明当结合附图阅读时自下列实施方式最佳地理解本专利技术的方面。注意，根据业界中的标准实践，各种特征未按比例绘制。事实上，为讨论清晰起见，各种特征的尺寸可任意增大或减小。图1到18描绘根据一些实施例的形成n型高压金属氧化物半导体(HVMOS)装置和n型中压金属氧化物半导体(MVMOS)(或低压金属氧化物半导体(LVMOS))装置的中间阶段的横截面图。图19描绘根据一些实施例的n型HVMOS装置的俯视图。图20描绘根据一些实施例的p型HVMOS装置和p型MV/LVMOS装置的横截面图。图21描绘根据一些实施例的形成HVMOS装置和MV/LVMOS装置的程序流程。具体实施方式下列揭示内容提供许多不同实施例或实例以用于实施本专利技术的不同特征。下文中描述组件和布置的特定实例以简化本专利技术。当然，这些仅为实例且不意在为限制性的。举例来说，在下列描述中，在第二特征部上方或上形成第一特征部可包含所述第一特征部和所述第二特征部直接接触形成的实施例，且也可包含额外特征部可形成在所述第一特征部与所述第二特征部之间，使得所述第一特征部和所述第二特征部可不直接接触的实施例。另外，本专利技术可在各种实例中重复元件符号和/或字母。此重复出于简化和清晰的目的，且本身不规定所讨论的各种实施例和/或配置之间的关系。此外，为便于描述，可在本文中使用例如“在……下层”、“在……下”、“下”、“上覆”、“上”和类似者的空间相对术语以描述一个元件或特征部与另一元件或特征部(诸元件或特征部)的关系(如在图式中描绘)。所述空间相对术语意在涵盖除在图中描绘的定向以外的装置在使用或操作中的不同定向。设备可经另外定向(旋转90度或按其它定向)且也可相应地解释本文中使用的空间相对描述符。根据各种例示性实施例提供高压(HV)金属氧化物半导体(MOS)装置和其形成方法。描绘形成所述HVMOS装置的中间阶段。讨论一些实施例的一些变体。遍及各种视图和描绘性实施例，相同元件符号用来指定相同元件。图1到18描绘根据一些实施例的形成HVMOS装置的中间阶段的横截面图。在图1到18中展示的步骤也在图21中展示的程序流程300中示意性描绘。图1描绘晶片10，其包含半导体衬底20和形成于半导体衬底20的顶部表面处的特征部。根据本专利技术的一些实施例，半导体衬底20包括晶体硅、晶体锗、硅锗、III-V族化合物半导体，例如GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、GaInAsP和/或类似物。半导体衬底20也可为块体半导体衬底或绝缘体上半导体(SOI)衬底。根据一些例示性实施例，半导体衬底20为p型，且具有低于约1015/cm2的掺杂浓度。半导体衬底20包含在装置区100的第一部分和在装置区200的第二部分。装置区100为其中待形成HVMOS装置186(图18)的HV装置区。装置区200为其中待形成MOS装置286(图18)的装置区。MOS装置286经配置以在低于HVMOS装置186的各自操作电压(和电源电压)的操作电压(和电源电压)下操作。根据一些例示性实施例，装置区200为低压(LV)MOS装置区或中压(MV)MOS装置区。应了解，HV、MV和LV的概念是相对于彼此来说的。HVMOS装置经配置以在高于MVMOS装置的操作电压的操作电压下操作(且具有高于MVMOS装置的电源电压的电源电压)，且MVMOS装置经配置以在高于LVMOS装置的操作电压的操作电压下操作(且具有高于LVMOS装置的电源电压的电源电压)。同样地，MV装置可耐受(而不受损)的最大电压低于HV装置可耐受(而不受损)的最大电压，且LV装置可耐受(而不受损)的最大电压低于MV装置可耐受(而不受损)的最大电压。根据一些例示性实施例，HVMOS装置的操作电压在约3.0V与约3.3V之间，MVMOS装置的操作电压和电源电压在约1.5V与约2.0V之间，且LVMOS装置的操作电压和电源电压在约0.7V与约1.0V之间。图1到4描绘浅沟槽隔离(STI)区的形成。各自步骤在图21中展示的程序流程中展示为步骤302。参考图1，垫层22和掩模层24经形成于半导体衬底20上。垫层22可包含由氧化硅形成的薄膜，其可(例如)使用热氧化程序形成。垫层22可充当半导体衬底20与掩模层24之间的粘合层。垫层22也可充当用于蚀刻掩模层2本文档来自技高网...

【技术保护点】
一种方法，其包括：形成延伸到半导体衬底中的隔离区；蚀刻所述隔离区的顶部部分以在所述隔离区中形成凹陷部；形成延伸到所述凹陷部中且与所述隔离区的下部分重叠的栅极堆叠；和在所述栅极堆叠的相对侧上形成源极区和漏极区，其中所述栅极堆叠、所述源极区和所述漏极区为金属氧化物半导体MOS装置的部分。

【技术特征摘要】
2015.12.30 US 62/272,854;2016.03.04 US 15/061,7091.一种方法，其包括：形成延伸到半导体衬底中的隔离区；蚀刻所述隔离区的顶部部分以在所述隔离区中形成凹陷部；形成延伸到所述凹陷部中且与所述隔离区的下部分重叠的栅极堆叠；和在所述栅极堆叠的相对侧上形成源极区和漏极区，其中所述栅极堆叠、所述源极区和所述漏极区为金属氧化物半导体MOS装置的部分。2.根据权利要求1所述的方法，其中所述MOS装置为高压HVMOS装置，且所述方法进一步包括：布植所述半导体衬底以形成HVn阱区和HVp阱区，其中所述HVn阱区和HVp阱区的至少一者包括位于所述隔离区之下的部分。3.根据权利要求1所述的方法，其中蚀刻所述隔离区的所述顶部部分的中间部分，且在所述蚀刻后，所述隔离区的所述顶部部分进一步包括在所述经蚀刻中间部分的一侧上剩余的额外部分。4.根据权利要求1所述的方法，其中所述隔离区具有与所述半导体衬底的顶部表面基本上共面的顶部表面。5.根据权利要求1所述的方法，其包括同时形成所述隔离区和额外隔离区，其中在所述蚀刻期间，不蚀刻所述额外隔离区。6.根据权利要求1所述的方法，其进一步包括：当所述栅极堆叠形成时，同时形成额外MOS装置的额外栅极堆叠，其中所述额外栅极堆叠正好在所述半导体衬底的未凹陷部分上方；和执行平坦化以使所述栅极堆叠的顶部表面...

【专利技术属性】
技术研发人员：陈奕寰，范富杰，郑光茗，霍克孝，陈奕升，刘思贤，林国树，叶力瑄，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71