一种阵列基板及其制备方法、显示面板技术

本发明专利技术提供一种阵列基板及其制备方法、显示面板，涉及显示技术领域，可减小透明导电层与有源层之间的寄生电容。所述阵列基板，包括：衬底、设置在所述衬底上的薄膜晶体管，还包括设置在所述薄膜晶体管远离所述衬底一侧的包括第一镂空部分的公共电极；所述薄膜晶体管的有源层包括源电极区、漏电极区和沟道区，所述第一镂空部分在所述衬底上的正投影至少覆盖所述沟道区在所述衬底上的正投影。

【技术实现步骤摘要】
一种阵列基板及其制备方法、显示面板
本专利技术涉及显示
，尤其涉及一种阵列基板及其制备方法、显示面板。
技术介绍
近年来，随着各种显示技术，如LCD(LiquidCrystalDisplay，液晶显示器)显示、OLED(OrganicLight-EmittingDiode，有机发光二极管)显示、柔性显示、透明显示等的不断发展，采用大尺寸、高分辨率显示面板的产品层出不穷。现有的显示面板包括阵列基板，如图1所示，阵列基板上包括设置在衬底10上的薄膜晶体管20和公共电极30，由于公共电极30在衬底10上的正投影覆盖薄膜晶体管20的有源层21在衬底10上的正投影，从而影响了有源层21上电子的迁移率，造成薄膜晶体管20阈值电压的稳定性变差，从而影响薄膜晶体管的性能。
技术实现思路
本专利技术的实施例提供一种阵列基板及其制备方法、显示面板，可减小透明导电层与有源层之间的寄生电容。为达到上述目的，本专利技术的实施例采用如下技术方案：第一方面，提供一种阵列基板，包括：衬底、设置在所述衬底上的薄膜晶体管，还包括设置在所述薄膜晶体管远离所述衬底一侧的包括第一镂空部分的公共电极；所述薄膜晶体管的有源层包括源电极区、漏电极区和沟道区，所述第一镂空部分在所述衬底上的正投影至少覆盖所述沟道区在所述衬底上的正投影。优选的，所述第一镂空部分在所述衬底上的正投影覆盖所述有源层在所述衬底上的正投影。优选的，所述第一镂空部分在所述衬底上的正投影覆盖所述有源层和所述薄膜晶体管的源电极在所述衬底上的正投影。优选的，所述阵列基板还包括设置在所述薄膜晶体管和所述公共电极之间的包括第一过孔的绝缘层、以及依次设置在所述公共电极远离所述衬底一侧的包括第二过孔和第二镂空部分的钝化层和在所述衬底上的正投影与所述第一镂空部分在所述衬底上的正投影不重叠的像素电极；所述公共电极还包括第三过孔；所述第一镂空部分在所述衬底上的正投影与所述第二镂空部分在所述衬底上的正投影重叠；所述第一过孔在所述衬底上的正投影、所述第二过孔在所述衬底上的正投影和所述第三过孔在所述衬底上的正投影重叠，所述第三过孔的尺寸大于等于所述第一过孔尺寸，且大于所述第二过孔的尺寸；其中，所述像素电极通过所述第一过孔、所述第二过孔、所述第三过孔与所述薄膜晶体管的漏电极电连接。第二方面，提供一种显示面板，包括第一方面所述的阵列基板。第三方面，提供一种阵列基板的制备方法，包括：在衬底上通过构图工艺形成薄膜晶体管；在形成有所述薄膜晶体管的衬底上，通过三次构图工艺形成包括第一过孔的绝缘层、包括第三过孔和第一镂空部分的公共电极、包括第二过孔和第二镂空部分的钝化层、以及在所述衬底上的正投影与所述第一镂空部分在所述衬底上的正投影不重叠的像素电极；所述绝缘层、所述公共电极、所述钝化层、以及所述像素电极依次位于所述薄膜晶体管远离所述衬底一侧；所述薄膜晶体管的有源层包括源电极区、漏电极区和沟道区，所述第一镂空部分在所述衬底上的正投影至少覆盖所述沟道区，所述第一镂空部分在所述衬底上的正投影与所述第二镂空部分在所述衬底上的正投影重叠；所述第一过孔在所述衬底上的正投影、所述第二过孔在所述衬底上的正投影和所述第三过孔在所述衬底上的正投影重叠，所述第三过孔的尺寸大于等于所述第一过孔尺寸，且大于所述第二过孔的尺寸；其中，所述像素电极通过所述第一过孔、所述第二过孔、所述第三过孔与所述薄膜晶体管的漏电极电连接。可选的，所述通过三次构图工艺形成包括第一过孔的绝缘层、包括第三过孔和第一镂空部分的公共电极、包括第二过孔和第二镂空部分的钝化层、以及在所述衬底上的正投影与所述第一镂空部分在所述衬底上的正投影不重叠的像素电极，具体包括：在形成有所述薄膜晶体管的衬底上，形成绝缘膜层；在形成有所述绝缘膜层的衬底上，通过一次构图工艺形成包括所述第三过孔的公共电极；采用干法刻蚀对所述第三过孔下方的所述绝缘膜层进行刻蚀，形成包括所述第一过孔的所述绝缘层；在形成有所述绝缘层和所述公共电极的衬底上，通过一次构图工艺形成包括所述第二过孔和所述第二镂空部分的所述钝化层；在形成有所述钝化层的衬底上，通过一次构图工艺形成在所述衬底上的正投影与所述第一镂空部分在所述衬底上的正投影不重叠的所述像素电极，并在所述公共电极上形成所述第一镂空部分。优选的，所述在形成有所述钝化层的衬底上，通过一次构图工艺形成在所述衬底上的正投影与所述第一镂空部分在所述衬底上的正投影不重叠的所述像素电极，并在所述公共电极上形成所述第一镂空部分，具体包括：在形成有所述钝化层的衬底上形成透明导电薄膜，并形成光刻胶；利用掩模板对光刻胶进行曝光，显影后形成光刻胶完全保留部分和光刻胶完全去除部分；所述光刻胶完全去除部分至少与待形成的所述第一镂空部分对应，且与待形成的所述第一镂空部分对应的所述光刻胶完全去除部分的尺寸大于待形成的所述第一镂空部分的尺寸；对所述透明导电薄膜进行刻蚀，并采用过刻方式对所述公共电极膜层进行刻蚀，形成在所述衬底上的正投影与所述第一镂空部分在所述衬底上的正投影不重叠的所述像素电极，并在所述公共电极上形成所述第一镂空部分；采用剥离工艺去除所述光刻胶完全保留部分的光刻胶。可选的，所述通过三次构图工艺形成包括第一过孔的绝缘层、包括第三过孔和第一镂空部分的公共电极、包括第二过孔和第二镂空部分的钝化层、以及在所述衬底上的正投影与所述第一镂空部分在所述衬底上的正投影不重叠的像素电极，具体包括：在形成有所述薄膜晶体管的衬底上，形成钝化膜层；在形成有所述绝缘膜层的衬底上，通过一次构图工艺形成包括所述第三过孔的公共电极；采用干法刻蚀对所述第三过孔下方的所述绝缘膜层进行刻蚀，形成包括所述第一过孔的所述绝缘层；在形成有所述绝缘层和所述公共电极的衬底上，通过一次构图工艺形成包括所述第二过孔和所述第二镂空部分的所述钝化层；采用湿法刻蚀对所述第二镂空部分下方的所述公共电极进行刻蚀，在所述公共电极上形成所述第一镂空部分；在形成有所述钝化层的衬底上，通过一次构图工艺形成在所述衬底上的正投影与所述第一镂空部分在所述衬底上的正投影不重叠的所述像素电极。基于上述，优选的，所述在衬底上通过构图工艺形成薄膜晶体管，包括：在衬底上通过一次构图工艺形成包括栅极的栅金属层，并形成栅钝化层；在形成有所述栅钝化层的衬底上通过一次构图工艺形成有源层、包括源电极、漏电极的源漏金属层。本专利技术实施例提供一种阵列基板及其制备方法、显示面板，通过在公共电极上设置第一镂空部分，并使第一镂空部分在衬底上的正投影至少覆盖有源层的沟道区。这样一来，在沟道区对应位置处不设置公共电极，既可以降低公共电极对有源层沟道区上电子迁移率的影响，从而提高薄膜晶体管阈值电压的稳定性，又可以避免公共电极与沟道区产生寄生电容，从而提高薄膜晶体管的性能。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为现有技术提供的一种阵列基板的结构示意图；图2为本专利技术实施例提供的一种阵列基板的结构示意图一；图3为本专利技术实施例提供的一种阵列基板的结构示意图二；图4为本专利技术实施例本文档来自技高网...

【技术保护点】
一种阵列基板，包括：衬底、设置在所述衬底上的薄膜晶体管，其特征在于，还包括设置在所述薄膜晶体管远离所述衬底一侧的包括第一镂空部分的公共电极；所述薄膜晶体管的有源层包括源电极区、漏电极区和沟道区，所述第一镂空部分在所述衬底上的正投影至少覆盖所述沟道区在所述衬底上的正投影。

【技术特征摘要】
1.一种阵列基板，包括：衬底、设置在所述衬底上的薄膜晶体管，其特征在于，还包括设置在所述薄膜晶体管远离所述衬底一侧的包括第一镂空部分的公共电极；所述薄膜晶体管的有源层包括源电极区、漏电极区和沟道区，所述第一镂空部分在所述衬底上的正投影至少覆盖所述沟道区在所述衬底上的正投影。2.根据权利要求1所述的阵列基板，其特征在于，所述第一镂空部分在所述衬底上的正投影覆盖所述有源层在所述衬底上的正投影。3.根据权利要求1所述的阵列基板，其特征在于，所述第一镂空部分在所述衬底上的正投影覆盖所述有源层和所述薄膜晶体管的源电极在所述衬底上的正投影。4.根据权利要求1所述的阵列基板，其特征在于，还包括设置在所述薄膜晶体管和所述公共电极之间的包括第一过孔的绝缘层、以及依次设置在所述公共电极远离所述衬底一侧的包括第二过孔和第二镂空部分的钝化层和在所述衬底上的正投影与所述第一镂空部分在所述衬底上的正投影不重叠的像素电极；所述公共电极还包括第三过孔；所述第一镂空部分在所述衬底上的正投影与所述第二镂空部分在所述衬底上的正投影重叠；所述第一过孔在所述衬底上的正投影、所述第二过孔在所述衬底上的正投影和所述第三过孔在所述衬底上的正投影重叠，所述第三过孔的尺寸大于等于所述第一过孔尺寸，且大于所述第二过孔的尺寸；其中，所述像素电极通过所述第一过孔、所述第二过孔、所述第三过孔与所述薄膜晶体管的漏电极电连接。5.一种显示面板，其特征在于，包括权利要求1-4任一项所述的阵列基板。6.一种阵列基板的制备方法，其特征在于，包括：在衬底上通过构图工艺形成薄膜晶体管；在形成有所述薄膜晶体管的衬底上，通过三次构图工艺形成包括第一过孔的绝缘层、包括第三过孔和第一镂空部分的公共电极、包括第二过孔和第二镂空部分的钝化层、以及在所述衬底上的正投影与所述第一镂空部分在所述衬底上的正投影不重叠的像素电极；所述绝缘层、所述公共电极、所述钝化层、以及所述像素电极依次位于所述薄膜晶体管远离所述衬底一侧；所述薄膜晶体管的有源层包括源电极区、漏电极区和沟道区，所述第一镂空部分在所述衬底上的正投影至少覆盖所述沟道区，所述第一镂空部分在所述衬底上的正投影与所述第二镂空部分在所述衬底上的正投影重叠；所述第一过孔在所述衬底上的正投影、所述第二过孔在所述衬底上的正投影和所述第三过孔在所述衬底上的正投影重叠，所述第三过孔的尺寸大于等于所述第一过孔尺寸，且大于所述第二过孔的尺寸；其中，所述像素电极通过所述第一过孔、所述第二过孔、所述第三过孔与所述薄膜晶体管的漏电极电连接。7.根据权利要求6所述的制备方法，其特征在于，所述通过三次构图工艺形成包括第一过孔的绝缘层、包括第三过孔和第一镂空部分的公共电极、包括第二过孔和第二镂空部分的钝化层、以及在所述衬底上的正投影与所述第一镂空部分在所述衬底上的正...

【专利技术属性】
技术研发人员：贵炳强，曲连杰，齐永莲，赵合彬，邱云，
申请(专利权)人：京东方科技集团股份有限公司，北京京东方显示技术有限公司，
类型：发明
国别省市：北京,11